สถาปัตยกรรมคอมพิวเตอร์ (Computer Architecture) น.ท.ไพศาล โมลิสกุลมงคล
ภาคผนวก ข. พีชคณิตบูลีนและดิจิตอลลอจิก (Boolean Algebra & Digital Logic)
พื้นฐานพีชคณิตบูลีน ค่าของลอจิก 0 และลอจิก 1
พื้นฐานพีชคณิตบูลีน การทำงานของลอจิก AND = A.B หรือ AB OR = A+B NOT = A’ XOR = A B NAND = (AB)’ NOR = (A+B)’
พื้นฐานพีชคณิตบูลีน ตารางค่าความจริง
พื้นฐานพีชคณิตบูลีน ตัวอย่างการหาบูลีนฟังก์ชันจากตารางความจริง a. Y = 1 เมื่อ A=0 AND B=0 AND C=0 หรือ A’B’C’ = 1 b. Y = 1 เมื่อ A=0 AND B=1 AND C=0 หรือ A’BC’= 1 c. Y = 1 เมื่อ A=1 AND B=0 AND C=1 หรือ AB’C= 1 d. Y = 1 เมื่อ A=1 AND B=1 AND C=0 หรือ ABC’ = 1 ดังนั้น Y = A’B’C’ + A’BC’+ AB’C+ ABC’
พื้นฐานพีชคณิตบูลีน คุณสมบัติพื้นฐานของพีชคณิตบูลีน
พื้นฐานพีชคณิตบูลีน
เกต (gate) แอนด์เกต (AND gate)
เกต (gate) ออร์เกต (OR gate)
เกต (gate) น็อตเกต (NOT gate)
เกต (gate) เอ็กซ์คลูซีฟออร์เกต (eXorclusive-OR gate : XOR)
เกต (gate) แนนด์เกต (NAND gate)
เกต (gate) นอร์เกต (NOR gate)
วงจรคอมบิเนชัน (Combination Circuits)
วงจรคอมบิเนชัน (Combination Circuits) นิพจน์บูลีนแบบ Minterm และ Maxterm
วงจรคอมบิเนชัน (Combination Circuits) เขียนสมการจาก Minterm
วงจรคอมบิเนชัน (Combination Circuits) เขียนสมการจาก Minterm
วงจรคอมบิเนชัน (Combination Circuits) เขียนสมการจาก Minterm
วงจรคอมบิเนชัน (Combination Circuits) เขียนสมการจาก Maxterm
วงจรคอมบิเนชัน (Combination Circuits) เขียนสมการจาก Minterm
วงจรคอมบิเนชัน (Combination Circuits) เขียนสมการลอจิกจากวงจรลอจิก
วงจรคอมบิเนชัน (Combination Circuits) เขียนวงจรลอจิกจากสมการลอจิก
วงจรคอมบิเนชัน (Combination Circuits) การออกแบบวงจรคอมบิเนชัน วิเคราะห์สิ่งที่ต้องการหรือโจทย์ปัญหา (Problem Analysis) สร้างตารางความจริง (Truth Table Construction) เขียนสมการลอจิก (Logic Equations Written) ลดรูปสมการ (Equations Simplified) เขียนวงจรลอจิก (Logic Diagram Drawn) สร้างและทดสอบวงจร (Logic Circuit Built & Test)
การลดรูปด้วยผังคาร์โนห์ (K-map) ขั้นตอนการลดรูป ขั้นที่ 1 วาดผังคาร์โนห์ตามจำนวนตัวแปร (ในที่นี้ 2, 3 หรือ 4 ตัวแปร) ขั้นที่ 2 รวมช่องที่อยู่ติดกันของผังคาร์โนห์โดยวงไว้ เริ่มจากจำนวนช่องสูงสุด จาก 16 ช่อง, 8 ช่อง, 4 ช่อง, 2 ช่อง และ 1 ช่อง ขั้นที่ 3 เขียนสมการจากการรวมช่องในขั้นตอนที่ 2 ทั้งหมดมา OR กันก็จะได้สมการของการลดรูป
การลดรูปด้วยผังคาร์โนห์ (K-map) ผังคาร์โนห์ 2 ตัวแปร
การลดรูปด้วยผังคาร์โนห์ (K-map) ผังคาร์โนห์ 2 ตัวแปร
การลดรูปด้วยผังคาร์โนห์ (K-map) ผังคาร์โนห์ 3 ตัวแปร
การลดรูปด้วยผังคาร์โนห์ (K-map) ผังคาร์โนห์ 3 ตัวแปร
การลดรูปด้วยผังคาร์โนห์ (K-map) ผังคาร์โนห์ 4 ตัวแปร
การลดรูปด้วยผังคาร์โนห์ (K-map) ผังคาร์โนห์ 4 ตัวแปร
มัลติเพล็กเซอร์ (Multiplexer) ไดอะแกรมและวงจรลอจิกสำหรับมัลติเพล็กเซอร์ 4-in-1
มัลติเพล็กเซอร์ (Multiplexer) มัลติเพล็กเซอร์ 74151A
มัลติเพล็กเซอร์ (Multiplexer) มัลติเพล็กเซอร์ 74151A จำนวน 2 ตัวที่ต่อเป็นมัลติเพล็กเซอร์ 16-in-1
ดีมัลติเพล็กเซอร์ (Demultiplexer) ไดอะแกรมและตารางค่าความจริงของดีมัลติเพล็กเซอร์
ดีมัลติเพล็กเซอร์ (Demultiplexer) วงจรลอจิกของดีมัลติเพล็กเซอร์
ฟลิปฟลิป (Flipflop) อาร์เอสฟลิปฟลิป (RS-Flipflop)
ฟลิปฟลิป (Flipflop) นอร์แลตอาร์เอสฟลิปฟลิป (NOR latch RS-Flipflop)
ฟลิปฟลิป (Flipflop) แนนด์แลตอาร์เอสฟลิปฟลิป (NAND latch RS-Flipflop)
ฟลิปฟลิป (Flipflop) อาร์เอสฟลิปฟลิปแบบมีสัญญาณนาฬิกา (Clocked RS-Flipflop)
ฟลิปฟลิป (Flipflop) ดีฟลิปฟลิป (D-Flipflop)
ฟลิปฟลิป (Flipflop) เจเคฟลิปฟลิป (JK-Flipflop)
ฟลิปฟลิป (Flipflop) เจเคมาสเตอร์สลาฟฟลิปฟลิป (JK-Master-slave Flipflop)
ฟลิปฟลิป (Flipflop) ทีฟลิปฟลิป (T Flipflop)