PARITY GENERATOR & CHECKER

Slides:



Advertisements
งานนำเสนอที่คล้ายกัน
การทดลองที่ 5 วงจรนับ (Counter)
Advertisements

เกณฑ์ กว เดิม นศ. ก่อนรุ่น 2546 เกณฑ์สภาวิศวกร นศ. รุ่น 2546 เป็นต้นไป
พีชคณิตบูลีน Boolean Algebra.
Combination Logic Circuits
ลอจิกเกต (Logic Gate).
การประยุกต์ Logic Gates ภาค 2
COMPUTER CONTROL OF MACHINES AND PROCESSES
Guitar tuner นำเสนอโดย นาย สันติ พรหมดวงศรี รหัส
Control Statement if..else switch..case for while do-while.
การวิเคราะห์ระบบและวิธีปฏิบัติงาน
เกตทางตรรกและพีชคณิตแบบบูล
การแทนค่าข้อมูล และ Primary Storage (Memory)
CS Assembly Language Programming
Introduction to computers
Department of Informatics, Phuket Rajabhat University. THAILAND
NUMBER SYSTEM เลขฐานสิบ (Decimal Number) เลขฐานสอง (Binary Number)
12.5 อิเล็กทรอนิกส์เบื้องต้นและการประยุกต์
Number Representations
-- Introduction to Sequential Devices Digital System Design I
เอ้า....มองย้อนดูกัน ไร้สาระลามกจกเปรต  ทั้งอุบาทว์น่าสมเพชทั้งหลาย สั่งรุ่นน้องเหมือนเป็นวัวเป็นควาย เป็นรุ่นพี่สมองคิดได้เท่านั้นหรือ  รุ่นน้องๆปีหนึ่งต้องปรับตัว.
Data Link Layer.
การใช้ภาษาซี มาสั่งงานผ่านพอร์ตพริ้นเตอร์
Computer Coding & Number Systems
Page: 1 โครงสร้างคอมพิวเตอร์ และภาษาแอสเซมบลี้ Gate & Karnaugh Map มหาวิทยาลัยเนชั่น จังหวัดลำปาง
แผนผังคาร์โนห์ Kanaugh Map
อาจารย์สายสุนีย์ เจริญสุข
ERROR (Data Link Layer)
โครงสร้างควบคุมการทำงาน
ตอนที่ 4 ความรู้พื้นฐานทางดิจิตอล
Asst.Prof.Wipavan Narksarp Siam University
การวิเคราะห์วงจรในโดเมน s Circuit Analysis in The s-Domain
สัปดาห์ที่ 16 โครงข่ายสองพอร์ท Two-Port Networks (Part II)
Basic Programming for AVR Microcontroller
เป็นไอซี ที่นิยมใช้กันมากในการนำ ไปสร้างสัญญาณรูปคลื่นแบบต่างๆ
พีชคณิตบูลีน และการออกแบบวงจรลอจิก (Boolean Algebra and Design of Logic Circuit)
บทที่ 9 การจัดการข้อมูล การตรวจสอบความผิดพลาดในการส่งข้อมูล
Gate & Circuits.
ง31102 เทคโนโลยีสารสนเทศ 2 ศูนย์คอมพิวเตอร์ โรงเรียนปลวกแดงพิทยาคม
Mathematical Model of Physical Systems. Mechanical, electrical, thermal, hydraulic, economic, biological, etc, systems, may be characterized by differential.
ระบบเลขจำนวน ( Number System )
ระบบคอมพิวเตอร์ และ การสื่อสาร กนกวรรธน์ เซี่ยงเจ็น สำนักวิชาเทคโนโลยีสารสนเทศ และการสื่อสาร มหาวิทยาลัยนเรศวร วิทยาเขต สารสนเทศพะเยา.
Page : Stability and Statdy-State Error Chapter 3 Design of Discrete-Time control systems Stability and Steady-State Error.
การฝึกอบรมคืออะไร.
ว่าที่ ร.ต.หญิงวรรณธิดา วรสุทธิพงษ์ ครูแผนกวิชาคอมพิวเตอร์ธุรกิจ
หน่วยที่ 3 องค์ประกอบของคอมพิวเตอร์
ครั้งที่ 5 รหัสไบนารี (Binary Codes) และ วงจร Combinational
การควบคุมทิศทางการทำงาน
ครั้งที่ 1 ระบบตัวเลข & ลอจิกเกต (Number Systems & Logic Gates)
การประยุกต์ Logic Gates ภาค 2
Two-Variable K-Map K-Map = Karnaugh map ตัวอย่างฟังก์ชัน input input.
ครั้งที่ 2 การบวกลบเลขฐานสอง (Binary Addition-Subtraction)
Information System Development
การประยุกต์ Logic Gates ภาค 2
การประยุกต์เข้ากับวงจรทางคณิตศาสตร์
บทที่ 1 ความรู้เบื้องต้น เกี่ยวกับระบบสารสนเทศ
Principles of Accounting II
ตัวมัลติเพลกซ์ ( Multiplexer )
Yeunyong Kantanet School of Information and Communication Technology
Development Strategies
บรรยายโดย คุณครูกิริยา ทิพมาตย์ สพม. เขต 23
ตอนที่ 3.2 กลยุทธ์การบริหารเจ้าหน้าที่
บทที่ 5 ระบบเลขฐานและรหัสแทนข้อมูล
ประชุมผู้อำนวยการสำนักงานเขตพื้นที่การศึกษา ณ โรงแรมเอวาน่า บางนา กทม
อุทธรณ์,ฎีกา.
รหัสแทนข้อมูลในระบบคอมพิวเตอร์
狗隻的訓練 聖士提反女子中學附屬小學 孫晞庭.
ประเด็นการขับเคลื่อนองค์การไปสู่ระบบราชการ 4.0
ทบทวนกฎหมายรัฐธรรมนูญ บทบัญญัติที่สำคัญซี่งมีมิติในเชิงคดี
การจำลองความล้นเกินของงาน
ข้อสรุปจากที่ประชุมคณะกรรมการอนุรักษ์พลังงาน มหาวิทยาลัยมหิดล
ใบสำเนางานนำเสนอ:

PARITY GENERATOR & CHECKER Even parity means an n-bit input has an even number of 1s. Odd parity means an n-bit input has an odd number of 1s. 1111 0000 1111 0011 Even parity 1111 0000 1111 1011 Odd parity One way to check for errors when binary data is transmitted over telephone lines or other communication paths is to use an parity generator at the transmitting end and parity checker at the receiving end. EX-OR gates used to implement parity generator and parity checker for even parity system.

Application EX-OR gates used to implement parity generator and parity checker for even parity system.

THE 74180 S of H’ at X7 to X0 S even S odd EX-OR gates used to implement parity generator and parity checker for even parity system. Input Output S of H’ at X7 to X0 even odd S even S odd Even Odd X H L

THE 74180 EX-OR gates used to implement parity generator and parity checker for even parity system. 1 2 3 4 5 6 7 14 13 12 11 10 9 8 G H A B C D E F Vcc GND S ODD OUTPUT S EVEN ODD INPUT EVEN INPUTS

DATA SELECTOR

DATA SELECTOR วงจรเลือกสัญญาณ (Multiplexer) จะรับอินพุทมาเป็นจำนวน n inputs เมื่อเลือกสัญญาณแล้วจะได้เอาท์พุทออกไปเป็นจำนวน 1 output ซึ่งจำนวนเอาท์พุทจะมีความสัมพันธ์กับจำนวนของตัวเลือกสัญญาณ(Selector) คือ n = 2m โดย m คือจำนวนบิทของตัวเลือกสัญญาณ และทางด้านวงจรแยกสัญญาณ (Demultiplexer) ก็จะรับสัญญาณจากเอาท์พุทของวงจรเลือกสัญญาณมาเป็นจำนวน 1 input เพื่อแยกสัญญาณออกไปเป็น n outputs ตามเดิม จะได้จำนวนเอาท์พุทซึ่งมีความสัมพันธ์กับจำนวนของตัวเลือกสัญญาณ คือ n = 2m เช่นเดียวกัน

DATA SELECTOR

THE 74180