Superior COmmunications Research and Prototyping for commercialization นายเอกพล หิรัณยเอกภาพ และคณะ กลุ่มที่ 3 ส่วนประมวลผลสัญญาณ ดิจิตอลเบสแบนด์ SCORPion Research Group EE Department, Kasetsart University, Thailand 3G Research Project Meeting March 20, 2004 SIIT ผลการทดสอบส่วนประมวลผลสัญญาณ ดิจิตอลเบสแบนด์ฝั่งส่งและ แนวทางการทดสอบการประมวลผลแบบ วนกลับ

Superior COmmunications Research and Prototyping for commercialization หัวข้อนำเสนอ  ส่วนประมวลผลสัญญาณดิจิตอลเบสแบนด์ฝั่งส่ง ด้านสถานีเคลื่อนที่  ส่วนประมวลผลสัญญาณดิจิตอลเบสแบนด์ฝั่งส่ง ด้านสถานีฐาน  แนวทางการทดสอบวนกลับ (Loop Back)  สรุปและแผนงานต่อไป

Superior COmmunications Research and Prototyping for commercialization ส่วนประมวลผลสัญญาณดิจิตอลเบสแบนด์ฝั่งส่ง ด้านสถานีเคลื่อนที่

Superior COmmunications Research and Prototyping for commercialization ส่วนประมวลผลสัญญาณดิจิตอลเบสแบนด์ฝั่งส่ง ด้านสถานีเคลื่อนที่ [2]  ทดสอบการประมวลผลสัญญาณโดยใช้ พารามิเตอร์แบบตายตัว (Fixed Parameter) ที่ ช่องสัญญาณ 384 Kbps (Data Channel) ซึ่ง เป็นช่องสัญญาณที่สถานีเคลื่อนที่รองรับได้มาก ที่สุด  จะใช้ EDMA (Enhanced Direct Memory Access) สำหรับส่งข้อมูลผ่าน Parallel ports เข้า บอร์ด DAC (Digital to Analog Converter)

Superior COmmunications Research and Prototyping for commercialization ส่วนประมวลผลสัญญาณดิจิตอลเบสแบนด์ฝั่งส่ง ด้านสถานีเคลื่อนที่ [3]  ใช้การประมวลผลรวมทั้งหมด 329 MHz ( ประมวลผล ตั้งแต่ CRC ถึง RRC filter) ซึ่งคิดเป็น 5.48 ms  การส่งข้อมูลออกไปยัง DAC จะใช้ไป 111 MHz ซึ่งคิด เป็น 1.86 ms  ส่วนการใช้ Internal memory จะใช้ไปทั้งหมด KB

Superior COmmunications Research and Prototyping for commercialization ส่วนประมวลผลสัญญาณดิจิตอลเบสแบนด์ฝั่งส่ง ด้านสถานีเคลื่อนที่ [4]

Superior COmmunications Research and Prototyping for commercialization ส่วนประมวลผลสัญญาณดิจิตอลเบสแบนด์ ฝั่งส่ง ด้านสถานีฐาน Transport Channel Processing (Tx) CRC TrbCc/ CdbSg ChCdRM1 st DTX 1 st Intl Transport Channel Processing Controller (Tx) 2 nd DTX Dedicated downlink physical channel Processing (DPCH, Slot) 2 nd Intl PhyCH Map Slot format Spread OVSF ScramblingGain RRC filter Power Control (Control Channel gain) Dedicated downlink physical channel Processing (DPCH, Radio frame) Downlink Processing Basestation Module TX Power Control Send TPC to Mobile) TFCI Fixed controller RAM CCTrCH Processing (TX) Phy ch Processing (TX) RAM FIFO DAC MHz

Superior COmmunications Research and Prototyping for commercialization ส่วนประมวลผลสัญญาณดิจิตอลเบสแบนด์ฝั่งส่ง ด้านสถานีฐาน [2] ParameterUni t Level Information bit rate Kbp s 384 DPCHksp s 480 Slot Format # i -15 TFCIOn Power offsetsdB0 Puncturing%22 ParameterDTCHDCCH Transport Channel Number 12 Transport Block Size Transport Block Set Size Transmission Time Interval 10 ms40 ms Type of Error Protection Turbo Coding Conv. Coding Coding Rate1/3 Rate Matching attribute 256 Size of CRC1612 Position of TrCH in radio frame fixedFixed  ทดสอบโดยการ สร้างช่องสัญญาณ ตามช่องสัญญาณ อ้างอิงขนาด 384k เท่านั้น

Superior COmmunications Research and Prototyping for commercialization ส่วนประมวลผลสัญญาณดิจิตอลเบสแบนด์ฝั่งส่ง ด้านสถานีฐาน [3] oMJL Stratix Development kit oLogic cell 4640 lcs oMemory bits oDSP block 34 blocks

Superior COmmunications Research and Prototyping for commercialization แนวทางการทดสอบวนกลับ (Loop Back)

Superior COmmunications Research and Prototyping for commercialization แนวทางการทดสอบวนกลับ (Loop Back) [2]  การเชื่อมต่อระหว่าง FPGA กับ DSP  จะใช้ McBSP เนื่องจากช่องสัญญาณนี้รอบรับข้อมูล ได้ถึง 150 Mbps แต่ในการส่งข้อมูลระหว่างบอร์ดใช้ สูงสุดเพียง 960 Kbps เท่านั้น และ FPGA ก็สามารถ เขียนโปรแกรมควบคุมได้ง่าย  การเชื่อมต่อระหว่าง PC กับ DSP  จะใช้ McBSP ในการส่งจาก PC ไป DSP เนื่องจาก สามารถควบคุม Parallel port ของ PC ให้มีการ สื่อสารแบบ McBSP ได้  จะใช้ RTDX ในการส่งข้อมูลจาก DSP ไป PC ซึ่ง สะดวกที่สุดในการเขียนซอฟแวร์มารับข้อมูล

Superior COmmunications Research and Prototyping for commercialization แนวทางการทดสอบวนกลับ (Loop Back) [3]  ทำการส่งไฟล์ข้อมูล เช่น MP3 ให้มีการส่ง ข้อมูลตามมาตรฐาน 3GPP ที่ช่องสัญญาณ 384 Kbps โดยจะเป็นไปตามกระบวนการดังนี้  ข้อมูลถูกส่งจาก PC ไปยัง DSP จากนั้นก็จะส่งไปที่ FPGA ( เป็นการทดสอบส่วนประมวลผลฝั่งส่งของ สถานีเคลื่อนที่ และฝั่งรับของสถานีฐาน ) ถือว่าเป็น การทดสอบ Uplink Channel  จากนั้นจะนำข้อมูลที่ประมวลผลได้ส่งกลับไปให้ DSP ซึ่งเป็นการทดสอบส่วนประมวลผลฝั่งส่งของ สถานีฐาน และฝั่งรับของสถานีเคลื่อนที่ ถือว่าเป็นการ ทดสอบ Downlink Channel  นำไฟล์ที่ได้จากการนำกลับไปทดสอบกับต้นฉบับ

Superior COmmunications Research and Prototyping for commercialization แนวทางการทดสอบวนกลับ (Loop Back) [4]

Superior COmmunications Research and Prototyping for commercialization สรุปและแผนงานในอนาคต  การทำงานในส่วนประมวลผลสัญญาณทางฝั่ง สถานีเคลื่อนที่ ขณะนี้กำลังดำเนินการตรวจสอบ ความถูกต้องของทั้งระบบ และพัฒนาในส่วนการ ติดต่อกับ PC  การทำงานในส่วนประมวลผลสัญญาณทางฝั่ง สถานีฐาน ขณะนี้กำลังสร้างส่วนควบคุมการ ทำงานแบบวนกลับในฝั่งสถานีฐาน และการ เชื่อมต่อกับบอร์ด DSP  ทำการทดสอบการประมวลผลสัญญาณดิจิตอล เบสแบนด์แบบวนกลับ