งานนำเสนอกำลังจะดาวน์โหลด โปรดรอ

งานนำเสนอกำลังจะดาวน์โหลด โปรดรอ

การรับส่งข้อมูลระหว่าง Group 2 กับ Group 3 ในสถานีเคลื่อนที่ (Mobile Station) 2 พฤษภาคม 2547 3G Research Project 3G Research Project Thai Wireless Consortium.

งานนำเสนอที่คล้ายกัน


งานนำเสนอเรื่อง: "การรับส่งข้อมูลระหว่าง Group 2 กับ Group 3 ในสถานีเคลื่อนที่ (Mobile Station) 2 พฤษภาคม 2547 3G Research Project 3G Research Project Thai Wireless Consortium."— ใบสำเนางานนำเสนอ:

1 การรับส่งข้อมูลระหว่าง Group 2 กับ Group 3 ในสถานีเคลื่อนที่ (Mobile Station) 2 พฤษภาคม G Research Project 3G Research Project Thai Wireless Consortium (TWC) Thai Wireless Consortium (TWC)

2 Outline  อุปกรณ์ที่ใช้ในการทำงานของ G.2 และ G.3  การรับส่งข้อมูลกันระหว่างบอร์ด  MCBSP Port  EMIF Port 2 พฤษภาคม G Research Project 3G Research Project Thai Wireless Consortium (TWC) Thai Wireless Consortium (TWC)

3 อุปกรณ์ที่ใช้ในการทำงานของ Group 2 2 พฤษภาคม G Research Project 3G Research Project Thai Wireless Consortium (TWC) Thai Wireless Consortium (TWC) 1 M Virtex-II FPGA (XC2V1000) P160 Communications Module 3.3 V, 2.5 V, and 1.5 V regulators Serial Port DS-KIT-MBLAZE-V2-EURO (FPGA Board)

4 อุปกรณ์ที่ใช้ในการทำงานของ Group 3 2 พฤษภาคม G Research Project 3G Research Project Thai Wireless Consortium (TWC) Thai Wireless Consortium (TWC) TMS320C6416 DSK

5 การรับส่งข้อมูลกัน ระหว่างบอร์ด 2 พฤษภาคม G Research Project 3G Research Project Thai Wireless Consortium (TWC) Thai Wireless Consortium (TWC) TMS320C6416 DSK McBSP I/Q Sync. EMIF JTAG PROM Boot Load & Save SDRAM XC2V1000 FPGA RS232 Sync. Clock Cell Search Rake Receiver FIR Filter ADC Control DAC Control DS-KIT-MBLAZE-V2-EURO I - Data THS0842 ADC THS0842 EVM Buffer 6 - SMB Connector Q - Data Buffer QQ II 6 6 I Q I - Data DAC2902 DAC DAC2902 EVM 6 - SMA Connector Q - Data QQ II 12 I Q Oscillator MHz clk Digital I/O Data Sync. c out Ext. Clock

6 การรับส่งข้อมูลกัน ระหว่างบอร์ด Rake Receiver I/Q Multiplex Slot splitter I Q Dat a TFCI TPC SIR Estimator Pilo t SIR DS-KIT-MBLAZE-V2-EURO I& Q Cell Search CH Code Number SF Register McBSP EMIF TMS320C6416 (DSK) FIR Filter I&Q Signal McBSP Rx Tx I/Q Multiplex Spreading & Scrambling I Q I Q I/Q DeMux I Q Write to McBSP Syn c. Fra me I& Q Frame Sync. Hard Decision IQ 2 พฤษภาคม G Research Project 3G Research Project Thai Wireless Consortium (TWC) Thai Wireless Consortium (TWC)

7 McBSP Port (1) ภาครับ (Rx) รูปแบบการรับและส่งข้อมูลกันระหว่างบอร์ดทั้งสองในภาครับนั้นจะมีลักษณะเป็นเฟรม (frame) โดยตัวส่ง (Daughter Board) จะมีการส่งสัญญาณ Frame Sync. ไปยังตัวรับ (DSK) ณ ตำแหน่ง ที่เป็น Bit แรกของข้อมูลในแต่ละเฟรมเสมอ (0-bit period) ดังรูป CLK_Rx Frame Sync. I & Q 2 พฤษภาคม G Research Project 3G Research Project Thai Wireless Consortium (TWC) Thai Wireless Consortium (TWC)

8 McBSP Port ทั้งนี้สัญญาณ Frame Sync. นั้นถูกสร้างขึ้นจากการทำ CellSearch โดยแต่ละตัวจะห่างกัน 10 ms เสมอ ในขณะที่สัญญาณ I&Q จะได้จากการทำ Hard Decision แล้ว Multiplex สัญญาณ I และ Q ที่ได้จาก Rake Receiver เข้าด้วยกัน ( ทำให้ 1 Symbol = 1 Bit) นอกจากนี้ความเร็วในการส่งข้อมูลในภาครับนี้สามารถเปลี่ยนแปลงได้ โดยจะขึ้นกับค่า SF ของระบบในขณะนั้นๆ ซึ่งความเร็วในการส่งข้อมูลจะเป็นไปตามสมการ 2 พฤษภาคม G Research Project 3G Research Project Thai Wireless Consortium (TWC) Thai Wireless Consortium (TWC)

9 McBSP Port (2) ภาคส่ง (Tx) รูปแบบการรับและส่งข้อมูลกันระหว่างบอร์ดทั้งสองในภาคส่งนั้นจะมีลักษณะเป็นเฟรม (frame) เช่นกัน โดยตัวส่ง (DSK) จะมีการส่งสัญญาณ Frame Sync. ไปยังตัวรับ (Daughter Board) ณ ตำแหน่งที่เป็น Bit แรกของข้อมูลในแต่ละเฟรมเสมอ (0-bit period) ดังรูป CLK_Tx Frame Sync. I & Q 2 พฤษภาคม G Research Project 3G Research Project Thai Wireless Consortium (TWC) Thai Wireless Consortium (TWC)

10 ข้อแตกต่างที่สำคัญในการส่งข้อมูลระหว่างภาครับและส่งอยู่ที่ความเร็วในการส่งข้อมูล ทั้งนี้เนื่องจากในภาคส่งจะไม่มีการทำ Hard Decision ก่อนทำให้จำนวน Bit/Symbol ของภาคส่งมี ค่าสูงกว่าในภาครับ ( มีค่าเป็น 12 Bits/Symbol) ดังนั้นความเร็วในการส่งข้อมูลจะเป็นไปตามสมการ McBSP Port 2 พฤษภาคม G Research Project 3G Research Project Thai Wireless Consortium (TWC) Thai Wireless Consortium (TWC)

11 EMIF Port FPGA 32 bits Register SF CH Code Number Read from EMIF control DSK EMIF Write 32 bits Data การรับและส่งข้อมูลกันระหว่างบอร์ดทั้งสองใน EMIF Port นั้นจะใช้แค่ Data Bus ขนาด 32 bits และขาสัญญาณ Write เท่านั้น โดย DSK จะส่งข้อมูลจาก EMIF ไปยังส่วนของ Read from EMIF Control ซึ่งอยู่ใน FPGA จากนั้นส่วนนี้จะนำ data ทั้ง 32 bits ไปเขียนลงใน Register ขนาด 32 bits ต่อไป 2 พฤษภาคม G Research Project 3G Research Project Thai Wireless Consortium (TWC) Thai Wireless Consortium (TWC)

12 EMIF Port Timing Diagram 32 bits Write Data Bus SF1,CH1 32 bits SF2,CH2 2 พฤษภาคม G Research Project 3G Research Project Thai Wireless Consortium (TWC) Thai Wireless Consortium (TWC)


ดาวน์โหลด ppt การรับส่งข้อมูลระหว่าง Group 2 กับ Group 3 ในสถานีเคลื่อนที่ (Mobile Station) 2 พฤษภาคม 2547 3G Research Project 3G Research Project Thai Wireless Consortium.

งานนำเสนอที่คล้ายกัน


Ads by Google