พีชคณิตบูลีน และการออกแบบวงจรลอจิก (Boolean Algebra and Design of Logic Circuit)

การพิสูจน์ทฤษฎีบทของพีชคณิตบูลีน สามารถทำได้หลายวิธี แต่วิธีที่ง่ายและเห็นได้ชัดเจนที่สุด คือการพิสูจน์โดยใช้ตารางความจริง ดังตัวอย่างดังนี้

ตารางที่ 3.4 การพิสูจน์ว่า A + A.B = A * * A B A.B A + A.B 1 ตารางที่ 3.4 การพิสูจน์ว่า A + A.B = A

การใช้ทฤษฎีของ Boolean ลดรูป Switching Function การออกแบบวงจร Logic จาก Switching ใดๆ ก็ตาม เราจำเป็นที่จะต้องลดรูป Switching Function นั้นๆ ให้น้อยที่สุดก่อน ทั้งนี้ก็เพื่อวัตถุประสงค์ให้จำนวนอุปกรณ์ในวงจรมีน้อยที่สุด การลงทุนในการสร้างวงจรที่ต้องการก็จะน้อยลงตามไปด้วย และข้อสำคัญอีกประการหนึ่งก็คือ

ลดเวลาหน่วง (Delay Time) ของวงจรลงได้ (Delay Time หมายถึง เวลาที่ใช้ในการทำงานของวงจร นับจาก Input ไปจนถึง Output) ดังนั้น Switching Function ที่ยืดยาวเราก็ต้องทำการลดรูปให้สั้นลง ซึ่งเทคนิคการลดรูปวิธีหนึ่งที่นิยมใช้กันแพร่หลายก็คือ ใช้ทฤษฎีของ Boolean จึงขอให้ลองทำความเข้าใจวิธีการลดรูป Switching Function โดยใช้ทฤษฎีของ Boolean จากตัวอย่างต่อไปนี้

3.8 การเขียนวงจร Logic เบื้องต้น การเขียนวงจร Logic จาก Boolean Expression หรือ Switching Function ให้ทำตามลำดับขั้นตอนดังนี้ รวมเทอมที่อยู่ในวงเล็บเข้ากับชนิดของ Gate นั้นๆ เทอมที่คูณกัน ใช้ AND Gate หรือ NAND Gate ตาม Switching Function ที่กำหนด เทอมที่บวกกัน ใช้ OR Gate หรือ NOR Gate ตาม Switching Function ที่กำหนด

3.9 การเขียน Switching Function จากวงจร Logic การเขียน Switching Function จากวงจร Logic ที่ กำหนดให้นั้น วิธีการเขียนต้องเริ่มต้นจาก Input มาทาง Output เรื่อยๆ ไปตามลำดับ จงสังเกตจากตัวอย่างต่อไปนี้ ตัวอย่างที่ 3.6 จงหา Output ของ Gate แต่ละตัว จากวงจร Logic ที่กำหนดให้ต่อไปนี้

3.11 การออกแบบวงจร Logic ในการออกแบบวงจร Logic จาก Boolean Expression หรือ Switching Function หรือ Truth Table นั้น เราจะต้องลดรูป Function ของ Output ให้เหลือน้อยที่สุดเสียก่อน โดยใช้ทฤษฎีของ Boolean หรือวิธีอื่นๆ ซึ่งจะกล่าวในบทต่อไป ทั้งนี้ก็เพื่อให้วงจร Logic ที่ต้องการมีจำนวน Gate น้อยที่สุด หรือมีการลงทุนในการสร้างวงจรต่ำ นอกจากนี้ยังเป็นการลดเวลาหน่วง (Delay Time) ของวงจรอีกด้วย

3.12 Timing Diagram Timing Diagram คือรูปกราฟแบบหนึ่งที่ใช้แทนความหมายของสัญญาณ Input และ Output ที่มีความสัมพันธ์กันในวงจร Logic หรือ Switching Network จากตัวอย่างที่ผ่านมา เราสามารถออกแบบวงจร Logic จาก Truth Table ที่กำหนดให้ได้ และในทำนองเดียวกัน เราก็สามารถออกแบบวงจร Logic จาก Timing Diagram ได้เช่นเดียวกัน ตัวอย่างที่ 3.12 จงออกแบบวงจร Logic จาก Timing Diagram ต่อไปนี้

วิธีทำ เมื่อA = 0 B = 0 C = 0 จะได้ Output Y = 0 จาก Timing Diagram ที่กำหนดให้ พิจารณาได้ดังนี้ เมื่อA = 0 B = 0 C = 0 จะได้ Output Y = 0 A = 0 B = 0 C = 1 จะได้ Output Y = 1 A = 0 B = 1 C = 0 จะได้ Output Y = 1 A = 0 B = 1 C = 1 จะได้ Output Y = 1 A = 1 B = 0 C = 0 จะได้ Output Y = 0 A = 1 B = 0 C = 1 จะได้ Output Y = 1 A = 1 B = 1 C = 0 จะได้ Output Y = 0 A = 1 B = 1 C = 1 จะได้ Output Y = 1

เป็น Truth Table ได้ดังนี้ Input Output A B C Y 1 2 3 4 5 6 7

3.13 การออกแบบวงจร Logic โดยใช้ NAND หรือ NOR Gate เพียงอย่างเดียว เนื่องจาก NAND Gate และ NOR Gate เป็นเกทสากลที่ได้รับความนิยมในการนำไปใช้ในงานทั่วไป ดังนั้นการออกแบบวงจร Logic จึงมักนิยมที่จะออกแบบให้วงจรประกอบด้วย NAND Gate หรือ NOR Gate แต่เพียงอย่างเดียว ด้วยเหตุผลคือ เราสามารถที่ดัดแปลงวงจรที่ประกอบด้วย AND, OR หรือ NOT Gate ให้เป็นวงจรที่ประกอบด้วย NAND หรือ NOR Gate เพียงอย่างเดียวได้

แต่ไม่สามารถที่ดัดแปลงวงจรให้ประกอบด้วย OR หรือ AND เพียงอย่าง เดียวได้ ด้วยเหตุผลดังกล่าว ทำให้การลงทุนในการสร้างวงจรประหยัดลงไป ได้มาก ทั้งนี้เป็นเพราะใน IC 1 ตัว จะประกอบไปด้วย Gate ใด Gate หนึ่ง เพียงอย่างเดียวเท่านั้น เช่น IC เบอร์ 7400 หนึ่งตัว จะประกอบด้วย NAND Gate ชนิด 2 Input 4 ตัว IC เบอร์ 7402 หนึ่งตัว จะประกอบด้วย NOR Gate ชนิด 2 Input 4 เป็นต้น จากตัวอย่างที่ 3.12 วงจรที่ได้ต้องใช้ IC จำนวน 3 ตัว เพื่อประกอบเข้า เป็นวงจร แต่ถ้าใช้ NAND Gate แต่เพียงอย่างเดียว ก็ใช้ IC เพียงตัวเดียว เท่านั้น ก็จะได้วงจรที่ทำหน้าที่เหมือนกันทุกประการ

หลักการออกแบบวงจรให้ประกอบไปด้วย NAND Gate หรือ NOR Gate แต่เพียงอย่างเดียว มีวิธีง่ายๆ โดยใช้ทฤษฎีของ Boolean เข้าช่วย กล่าวคือ จาก Switching Function ที่ได้ให้ใส่ complement เข้าไป 2 ครั้ง ใช้ De Morgan Theorem 1 ครั้ง เพื่อให้ Complement เหลือเพียง Complement เดียว จากนั้นนำ Switching Function ไปเขียนวงจรได้

ตัวอย่าง 3.15 จาก Truth Table ที่กำหนดให้ จงออกแบบวงจร Logicโดย ใช้ NAND Gate เพียงอย่างเดียว ใช้ NOR Gate เพียงอย่างเดียว

Input Output A B C Y 1 2 3 4 5 6 7

ตัวอย่าง 3.16 จงออกแบบวงจร Logic จาก Timing Diagram ที่กำหนดให้ โดย ใช้ NAND Gate เพียงอย่างเดียว ใช้ NOR Gate เพียงอย่างเดียว

วิธีทำ จาก Timing Diagram ที่กำหนดให้ เขียนเป็น Truth Table ได้ดังนี้ Input Output A B C Y 1 2 3 4 5 6 7