ครั้งที่ 3 การวิเคราะห์ และ ออกแบบวงจรเกต

Slides:



Advertisements
งานนำเสนอที่คล้ายกัน
ตารางค่าความจริง คือ อะไร
Advertisements

พีชคณิตบูลีน Boolean Algebra.
Combination Logic Circuits
ลอจิกเกต (Logic Gate).
12.5 อิเล็กทรอนิกส์เบื้องต้นและการประยุกต์
Minimization วัตถุประสงค์ของบทเรียน
Boolean Algebra วัตถุประสงค์ของบทเรียน
Combination Logic Circuit
Basic Logic Gates วัตถุประสงค์ของบทเรียน รู้จักสัญญาณดิจิตอล
Boolean algebra George Boole ( ) นักคณิตศาสตร์ชาวอังกฤษผู้คิดค้น
เอ้า....มองย้อนดูกัน ไร้สาระลามกจกเปรต  ทั้งอุบาทว์น่าสมเพชทั้งหลาย สั่งรุ่นน้องเหมือนเป็นวัวเป็นควาย เป็นรุ่นพี่สมองคิดได้เท่านั้นหรือ  รุ่นน้องๆปีหนึ่งต้องปรับตัว.
การลดรูป Logic Gates บทที่ 6.
Boolean Algebra พีชคณิตบูลลีน บทที่ 4.
ดร.สุรศักดิ์ มังสิงห์ SPU, Computer Science Dept.
บทที่ 3 ตัวดำเนินการ และ นิพจน์
Page: 1 โครงสร้างคอมพิวเตอร์ และภาษาแอสเซมบลี้ Gate & Karnaugh Map มหาวิทยาลัยเนชั่น จังหวัดลำปาง
รูปแบบคาโนนิคัล หรือรูปแบบบัญญัติ หรือรูปแบบมาตรฐาน canonical forms
เกท (Gate) AND Gate OR Gate NOT Gate NAND Gate NOR Gate XNOR Gate
แผนผังคาร์โนห์ Kanaugh Map
ทฤษฎีของพีชคณิตบูลีน (Boolean algebra laws)
การวิเคราะห์และสังเคราะห์เกต
สถาปัตยกรรมคอมพิวเตอร์ (Computer Architecture)
พีชคณิตบูลีน และการออกแบบวงจรลอจิก (Boolean Algebra and Design of Logic Circuit)
พีชคณิตบูลีน Boolean Algebra.
Gate & Circuits.
LAB 2. การเขียนวงจรลอจิกจากสมการลอจิก
Introduction to Computer Organization and Architecture Physical Representation บทที่ 2 การแทนเชิง กายภาพ.
บทนำ ภาพรวมรายวิชา (Course Overview) Department of Informatics. Faculty of Science and Technology. Phuket Rajabhat University. Phuket, THAILAND.
ค32214 คณิตศาสตร์สำหรับ คอมพิวเตอร์ 4
ครูปพิชญา คนยืน. ทักษะ กระบวนการ ทาง คณิตศาสตร์ หน่วยการ เรียนรู้ที่ 8.
รูปสามเหลี่ยมคล้ายกัน (ง่าย ๆ)
Content 3 (2 hour).
Chapter 1 Mathematics and Computer Science
หลักการลดรูปฟังก์ชันตรรกให้ง่าย
ครั้งที่ 1 ระบบตัวเลข & ลอจิกเกต (Number Systems & Logic Gates)
เครื่องวัดแบบชี้ค่าแรงดันกระแสสลับ AC Indicating Voltage Meter
Department of Computer Science, BUU
Two-Variable K-Map K-Map = Karnaugh map ตัวอย่างฟังก์ชัน input input.
ครั้งที่ 2 การบวกลบเลขฐานสอง (Binary Addition-Subtraction)
Half Adder Full Adder Carry Propagation P คือ Carry Propagate G คือ Carry Generate.
ครั้งที่ 4 การลดรูปสมการบูลลีน Quine McCluskey Method
Stack Sanchai Yeewiyom
Flip-Flop บทที่ 8.
Digital Circuit & Logic Design สอนโดย รศ. ดร
PHP (2) - condition - loop
การประยุกต์ Logic Gates ภาค 2
MATRIX จัดทำโดย น.ส. ปิยะนุช เจริญพืช เลขที่ 9
การประยุกต์เข้ากับวงจรทางคณิตศาสตร์
การลดรูป Logic Gates.
การลดรูป Logic Gates บทที่ 6.
Content 2 (1 hour).
Flip-Flop บทที่ 8.
Flip-Flop บทที่ 8.
โรงเรียนคุณภาพประจำตำบล
Problem Solving ขั้นตอนวิธีและการแก้ปัญหาสำหรับวิทยาการคอมพิวเตอร์
อินเทอร์เน็ต by krupangtip
แนวทางการดำเนินงานเสริมสร้างและพัฒนาศักยภาพองค์กรเกษตรกร ปี 2559
หมวด 6.2 กระบวนการสนับสนุน
หน่วยความจำหลัก (Main Memory)
Timing diagram ปรับปรุง 19 มีนาคม
ติว ม. 6 วันที่ 15 ก.ค 2558.
บทที่ 2 การวัด.
ประชุมผู้อำนวยการสำนักงานเขตพื้นที่การศึกษา ณ โรงแรมเอวาน่า บางนา กทม
บทที่ 6 : อัตราส่วนตรีโกณมิติ
โดย ทันตแพทย์หญิงวรวรรณ อัศวกุล ศูนย์อนามัยที่ ๕ ราชบุรี
คัดสรรกิจกรรมพัฒนาชุมชนดีเด่น ประจำปี 2562
Programmable Logic Control
ทบทวนกฎหมายรัฐธรรมนูญ บทบัญญัติที่สำคัญซี่งมีมิติในเชิงคดี
Basic Combinational Circuits
การพัฒนาสหกรณ์ภาคการเกษตรเป็นองค์กรหลัก ระดับอำเภอ ปี
ใบสำเนางานนำเสนอ:

ครั้งที่ 3 การวิเคราะห์ และ ออกแบบวงจรเกต ครั้งที่ 3 การวิเคราะห์ และ ออกแบบวงจรเกต

การวิเคราะห์วงจร ในการวิเคราะห์วงจรนั้น มักเป็นการศึกษาวงจรที่มีอยู่แล้วว่าวงจรทำงานอย่างไร ซึ่งเป็นการหาว่าค่า input และ output มีความสัมพันธ์กันอย่างไร ซึ่งความสัมพันธ์นี้แสดงได้โดยสมการตรรก หรือ ตารางความจริงของวงจรนั่นเอง เราได้เรียนมาแล้วถึงการทำงานของเกตที่เราสามารถเขียนแทนได้ด้วยสมการหรือตารางความจริง วงจรตรรกหรือวงจรดิจิตอลนั้นประกอบขึ้นจากเกตจำนวนหลายตัวที่เราสามารถเขียนแสดงการทำงานได้โดยพิจารณาค่าที่ output ของเกตแต่ละตัวไปเรื่อย ๆ จากตัวแรกไปจนกระทั่งตัวสุดท้ายที่สามารถเขียนออกมาเป็นตารางความจริงได้

การวิเคราะห์วงจรลอจิก (Designing Logic Circuits) 1. จากวงจรลอจิกที่ให้มาเขียนสมการของวงจร 2. เขียนตารางความจริงจากสมการที่ได้ 3. สรุปการทำงานของวงจร output มีค่า 1 ตามเงื่อนไขใดของอินพุต output มีค่า 0 ตามเงื่อนไขใดของอินพุต หมายเหตุ หากวงจรลอจิกนั้นมีการนำ output ไปเชื่อมต่อกับวงจรอื่น จะต้องพิจารณาด้วยว่า ผลของ output ที่เป็น 1 และ 0 นั้นส่งผลอย่างไรต่อวงจรนั้น ๆ ด้วย

การออกแบบวงจรลอจิก (Designing Logic Circuits) ในการออกแบบวงจรนั้น เป็นการหาวงจรตรรกตามการทำงานที่ต้องการ ซึ่งส่วนใหญ่แล้วก็จะใช้วิธีการเขียนตารางความจริงของการทำงานที่ต้องการขึ้นก่อน แล้วจึงสร้างวงจรจากตารางความจริงที่เขียนขึ้น สำหรับวิธีการในการออกแบบจะกล่าวต่อไป

การลดรูปสมการ จากที่ได้เรียนมาในครั้งที่ 2 เราสามารถเขียนสมการตรรกหรือเรียกกันว่า สมการบูลลีน จากตารางความจริงได้โดยวิธีการ Sum Of Product แล้วนำสมการมาเขียนเป็นวงจร สมการที่เขียนจากตารางความจริงโดยวิธีดังกล่าวนั้นยังเป็นสมการพื้นฐานที่คิดจากค่า output ที่มีค่า 1 โดยพิจารณาแยกสำหรับแต่ละค่า ของ output ที่เป็น 1 ว่าเกิดจาก input ค่าพื้นฐานใด (ค่า 0 หรือ 1) แล้วนำค่าที่ได้มา AND กัน เมื่อได้ครบทุกเทอมสำหรับค่า output ที่เป็น 1 ให้นำเทอมทั้งหมดมา OR กัน ก็จะได้สมการ

การลดรูปสมการ หากพิจารณาดูสมการที่ได้มานั้น จะพบว่าในบางกรณีเราสามารถที่จะรวมเทอมในสมการเหล่านั้นเข้าด้วยกัน ทำให้สมการมีขนาดสั้นลงได้ ฉะนั้นสมการของตารางความจริงที่เราเขียนโดยวิธีการของ SOP จึงไม่ใช่สมการที่สั้นที่สุด หากนำไปสร้างวงจรก็จะไม่เป็นวงจรที่ประหยัดที่สุด

การลดรูปสมการ หากเราต้องการประหยัดอุปกรณ์ เราต้องทำการลดรูปสมการให้สั้นลงโดย ให้มีจำนวนเทอมน้อยที่สุด หรือ ให้ตัวแปรในเทอมมีจำนวนน้อยที่สุด หรือ เปลี่ยนรูปสมการให้ได้รูปแบบที่ต้องการ

การออกแบบวงจรลอจิก (Designing Logic Circuits) เราสามารถลดรูปสมการให้สั้นลงหรือเปลี่ยนรูปสมการได้ โดยใช้ 1. วิธีการทางพีชคณิตโดยใช้พีชคณิตบูลลีน (Boolean Algebraหรือ 2. วิธีการของ แผนภาพคาร์นอจ์ (Karnaugh Map) 3. วิธีการของ Quine McCluskey

การลดรูปสมการ หากพิจารณาดูสมการที่ได้มานั้น จะพบว่าในบางกรณีเราสามารถที่จะรวมเทอมในสมการเหล่านั้นเข้าด้วยกัน ทำให้สมการมีขนาดสั้นลงได้ ฉะนั้นสมการของตารางความจริงที่เราเขียนโดยวิธีการของ SOP จึงไม่ใช่สมการที่สั้นที่สุด หากนำไปสร้างวงจรก็จะไม่เป็นวงจรที่ประหยัดที่สุด

การลดรูปสมการ หากพิจารณาดูสมการที่ได้มานั้น จะพบว่าในบางกรณีเราสามารถที่จะรวมเทอมในสมการเหล่านั้นเข้าด้วยกัน ทำให้สมการมีขนาดสั้นลงได้ ฉะนั้นสมการของตารางความจริงที่เราเขียนโดยวิธีการของ SOP จึงไม่ใช่สมการที่สั้นที่สุด หากนำไปสร้างวงจรก็จะไม่เป็นวงจรที่ประหยัดที่สุด

การลดรูปสมการ หากพิจารณาดูสมการที่ได้มานั้น จะพบว่าในบางกรณีเราสามารถที่จะรวมเทอมในสมการเหล่านั้นเข้าด้วยกัน ทำให้สมการมีขนาดสั้นลงได้ ฉะนั้นสมการของตารางความจริงที่เราเขียนโดยวิธีการของ SOP จึงไม่ใช่สมการที่สั้นที่สุด หากนำไปสร้างวงจรก็จะไม่เป็นวงจรที่ประหยัดที่สุด

การลดรูปโดยวิธีการทางพีชคณิต พีชคณิตที่นำมาใช้ในการลดรูปสมการตรรกนั้นเรียกชื่อตามผู้ที่คิดหลักการทางพีชคณิตชื่อ George Boole ว่า พีชคณิตบูลลีน (Boolean Algebra) ซึ่งประกอบด้วย ทฤษฎีที่เกี่ยวกับการลดรูป และ เปลี่ยนรูปเทอมทางตรรกให้อยู่ในรูปแบบที่ต้องการ

พีชคณิตบูลลีน (Boolean Algebra)

ทฤษฎีบูลลีน พีชคณิตบูลลีนพื้นฐานจะประกอบไปด้วย 11 ทฤษฎี 1. A มีค่า 2 ค่า คือ 0 หรือ 1 ในกรณีที่ 1 ถ้า A = 0 แล้ว และ ในกรณีที่ 2 ถ้า A = 1 แล้ว และ

ทฤษฎีบูลลีน 2. ค่า 0 นั้นจะส่งผลให้เอาท์พุตมีค่าเป็น 0 เสมอ

ทฤษฎีบูลลีน 3. ค่า 0 นั้นจะ Enable อินพุทของเกท

ทฤษฎีบูลลีน 4. ค่า 1 นั้นจะ Enable อินพุทของเกท

ทฤษฎีบูลลีน 5. ค่า 1 นั้นจะ Inhibit เกทและ “lock up” เอาท์พุททิ้งไว้ที่ 1 เพราะฉะนั้นเอาท์พุทจะไม่มีการเปลี่ยนแปลงตามค่า A

ทฤษฎีบูลลีน 6. ในกรณีที่ 1 ถ้า A = 0 แล้ว 0 + 0 = 0

ทฤษฎีบูลลีน 7. ในกรณีที่ 1 ถ้า A = 0 จะทำให้เกิดค่า 0 เป็นอินพุทเข้าแอนด์เกททั้งสองค่า แล้วทำให้ได้เอาท์พุทเท่ากับ 0 ในกรณีที่ 2 ถ้า A = 1 จะทำให้เกิดค่า 1 เป็นอินพุทเข้าแอนด์เกททั้งสองค่า แล้วทำให้ได้เอาท์พุทเท่ากับ 1 ในแต่ละกรณี ค่าเอาท์พุทจะเหมือนกับอินพุท

ทฤษฎีบูลลีน 8. กรณีที่ 1 ถ้า A = 1 แล้ว เอาท์พุทจะเท่ากับ 1 ด้วย

ทฤษฎีบูลลีน 9. กรณีที่ 1 ถ้า A = 0 จะทำให้ แล้วจะได้เอาท์พุทเท่ากับ 0

ทฤษฎีบูลลีน 10. จากตารางให้มีอินพุทคือ A, B และ C เมื่อหาค่าความจริงของ จะเห็นว่าได้ค่าเอาท์พุทเท่ากับ ทุกกรณี ดังนั้น จึงสรุปได้ว่า A B C AB AC AB+AC B+C A(B+C) 1

ทฤษฎีบูลลีน 11. เช่นเดียวกับทฤษฎีข้อที่ 10 จากตารางความจริงจะเห็นว่า สมกาซ้ายมือจะให้ค่าเอาท์พุทเท่ากับสมการทางขวามือ ทุกกรณี 1

ทฤษฎีของ De’Morgan ในพีชคณิตบูลลีนนั้นมีทฤษฎีที่สำคัญมากอยู่ทฤษฎีหนึ่งคือ ทฤษฏีของดีมอร์แกน เป็นทฤษฏีที่ใช้เปลี่ยนรูปของสมการจากรูปแบบการ NAND หรือ NOR ให้เป็นรูปแบบของ AND, OR และ NOT หรือในทางตรงกันข้ามในการเปลี่ยนรูปแบบจาก AND, OR และ NOT เป็น NAND หรือ NOR ซึ่งมีประโยชน์ในกรณีที่เกตบางชนิดไม่สามารถหาได้

ทฤษฎีของ De’Morgan

ทฤษฎีของ De’Morgan 1. เราใช้ตารางความจริงในการแสดงการเท่ากันของค่าทางด้านซ้ายมือและค่าทางด้านขวามือ 1

การลดรูปสมการ หากพิจารณาดูสมการที่ได้มานั้น จะพบว่าในบางกรณีเราสามารถที่จะรวมเทอมในสมการเหล่านั้นเข้าด้วยกัน ทำให้สมการมีขนาดสั้นลงได้ ฉะนั้นสมการของตารางความจริงที่เราเขียนโดยวิธีการของ SOP จึงไม่ใช่สมการที่สั้นที่สุด หากนำไปสร้างวงจรก็จะไม่เป็นวงจรที่ประหยัดที่สุด

ทฤษฎีของ De’Morgan จากทฤษฎีนี้ แสดงให้เห็นว่าผลจากการ NAND กันของอินพุต 2 ตัว จะมีค่าเช่นเดียวกับการอินเวอร์ตค่าอินพุตทั้งสองแล้วนำมา OR กัน ดังรูป

ทฤษฎีของ DeMorgan 2. เราใช้ตารางความจริงในการแสดงการเท่ากันของค่าทางด้านซ้ายมือและค่าทางด้านขวามือ 1

ทฤษฎีบทของ DeMorgan ทฤษฎีนี้แสดงให้เห็นว่าผลจากการ NOR กันของอินพุต 2 ตัว จะมีค่าเช่นเดียวกับการอินเวอร์ตค่าอินพุตทั้งสองแล้วนำมาAND กัน ดังรูป

การลดรูปสมการ จากทฤษฏีบูลลีนที่กล่าวมาแล้ว เราสามารถนำมาใช้ในสมการ จากทฤษฏีบูลลีนที่กล่าวมาแล้ว เราสามารถนำมาใช้ในสมการ บูลลีน โดยเฉพาะในสมการที่เขียนจากตารางความจริงเพื่อ ปรับเปลี่ยนนิพจน์ในสมการที่สามารถทำให้สมการสั้นลง ทำให้วงจรที่จะสร้างจากสมการใช้เกตน้อยลง หรือเพื่อเป็นการปรับเปลี่ยนรูปแบบของสมการได้

ตัวอย่างที่ 1 การลดรูปสมการ ตัวอย่างที่ 1 การลดรูปสมการ

ตัวอย่างที่ 2 การลดรูปสมการ

ตัวอย่างที่ 3 การลดรูปสมการ

การออกแบบวงจรลอจิก (Designing Logic Circuits) ความต้องการที่กำหนดมาสำหรับการออกแบบนั้นมักจะกำหนดมาเป็นคำบรรยายที่ยังไม่ได้บอกถึง อินพุต เอาท์พุต และความสัมพันธ์ของอินพุต เอาท์พุต โดยตรง เป็นหน้าที่ของผู้ออกแบบจะต้องวิเคราะห์หาจำนวนอินพุต จำนวนเอาท์พุต ความสัมพันธ์ระหว่างอินพุตและเอาท์พุตที่จะนำไปออกแบบ แล้วนำไปเขียนเป็นตารางความจริงเพื่อออกแบบต่อไป เราสามารถสรุปเป็นขั้นตอนการออกแบบได้ดังนี้

การออกแบบวงจรลอจิก (Designing Logic Circuits) 1. จากโจทย์ (ความต้องการ) เขียนตารางความจริง (truth table) - หาจำนวน Input / Output - หาความสัมพันธ์ระหว่าง Input / Output ในทุกกรณี - เขียนตารางความจริง 2. เขียนสมการบูลลีนจากตารางความจริง - ใช้วิธีการ Sum of product / Product of sum 3. ลดรูปสมการให้สั้นลง (เพื่อลดจำนวนเกต) - ใช้วิธีการ Boolean Algebra / Karnaugh Map/Quine McCluskey - หรือเปลี่ยนรูปสมการไปตามชนิดของเกตที่มีใช้ 4. เขียนวงจรเกตจากสมการที่ได้

ตัวอย่างที่ 1 การออกแบบวงจร [1] Input Output C B A Y 1 Sum of Product

ตัวอย่างที่ 1 การออกแบบวงจร [2]

ตัวอย่างที่ 2 การออกแบบวงจร [2] Input Output C B A Y 1

ตัวอย่างที่ 2 การออกแบบวงจร [2]

สรุปการใช้พีชคณิตบูลลีน จากการใช้ทฤษฏีบูลลีนในการลดรูปที่ผ่านมาจะพบว่า ผู้ที่ทำการลดรูปจะต้องจดจำทฤษฎีต่าง ๆ ให้ได้ก่อน จากนั้นจึงมองการใช้งานว่า จะใช้ทฤษฎีใดกับเทอมใดในสมการเพื่อให้เกิดการลดรูปหรือเปลี่ยนรูปไปยังรูปแบบที่ต้องการ หากผู้ใช้จำทฤษฎีไม่ได้ก็ไม่สามารถใช้งานได้ หรือหากจำได้แต่มองไม่เห็นแนวทางในการลดรูปก็ไม่สามารถลดรูปได้ นอกจากนั้นในบางครั้งการนำทฤษฎีไปใช้กลับทำให้สมการยาวขึ้นกว่าเดิมและผู้ใช้ต้องหาวิธีการทำให้สั้นลงใหม่

สรุปการใช้พีชคณิตบูลลีน เราอาจจะสรุปได้ว่าการใช้พีชคณิตนี้จะขึ้นอยู่กับการจดจำทฤษฎีให้ได้ทั้งหมด และในการใช้งานนั้นขึ้นกับประสบการณ์ของผู้ที่ทำการลดรูป หากเคยใช้มามากก็จะมีประสบการณ์มาก มองหาแนวทางการใช้ทฤษฎีได้ง่ายและรวดเร็ว วิธีการในลักษณะนี้ทำให้ผลการลดรูปยังไม่สามารถทำได้ง่ายและรวดเร็ว มีผู้คิดหาวิธีการต่าง ๆ ในการลดรูปเพื่อให้สามารถลดรูปได้ง่ายขึ้น วิธีการหนึ่งก็คือวิธีการทางแผนภาพที่เรียกว่า แผนภาพคาร์นอจ์ (Karnaugh Map)

วิธีการของ Karnaugh Map แผนภาพคาร์นอจ์ เป็นแผนภาพที่เขียนจากตารางความจริง (หรือจากสมการก็ได้) โดยการนำตารางความจริงมาเขียนในรูปแบบใหม่ โดยการจัดวางให้ความสัมพันธ์ระหว่างนิพจน์ที่อยู่ข้างเคียงกัน (ทางตรรก) ทั้งในแนวนอนและแนวตั้งสามารถลดรูปได้ แผนภาพนี้มีขนาดตามขนาดของตารางความจริง (จำนวน input)

Karnaugh Map ถ้ามีตัวแปรอยู่ 2 ขนาดของแผนภาพก็คือ 22 = 4 ช่องนั่นเอง แผนภาพคาร์นอจ์มีอยู่หลายขนาดขึ้นอยู่กับตัวแปรในสมการ ซึ่งขนาดของแผนภาพคาร์นอจ์มีความสัมพันธ์กับตัวแปร คือ ขนาดของแผนภาพคาร์นอจ์เท่ากับ 2n โดยที่ n คือจำนวนของตัวแปรในสมการและ n มีค่ามากกว่า 1 ดังนั้น ถ้ามีตัวแปรอยู่ 2 ขนาดของแผนภาพก็คือ 22 = 4 ช่องนั่นเอง ถ้ามีตัวแปรอยู่ 3 ขนาดของแผนภาพก็คือ 23 = 8 ช่องนั่นเอง

Karnaugh Map

ตัวอย่างที่ 1 (ต่อ) 00 01 11 10 1 1 1 1 1 1 BA C Input Output C B A Y 1 C BA Input Output C B A Y 1 1 1 1 1 1

ตัวอย่างที่ 2 การใช้ Karnaugh Map 00 01 11 10 1 C BA Input Output C B A Y 1 1 1 1 1

ตัวอย่างที่ 3 การใช้ Karnaugh Map 00 01 11 10 DC BA Input Output D C B A Y 1 1

XOR & XNOR Gates

XOR & XNOR Gates Input Output A B Y 1 Input Output A B Y 1

การออกแบบ Half-Adder [1] B Sum Co (Carry Out) Input Output A B CO Sum 1

การออกแบบ Half-Adder [2]

การออกแบบ Full-Adder [1] B Sum Co Cin Input Output Cin A B Co Sum 1

การออกแบบ Full-Adder [2]

การออกแบบ Full-Adder [3]

การออกแบบ Full-Adder [4]

กาออกแบบ Full-Adder [5]