Assoc. Prof. Dr. Peerapol Yuvapoositanon

Slides:



Advertisements
งานนำเสนอที่คล้ายกัน
DSP 7 Digital Filter Structures โครงสร้างตัวกรองดิจิตอล
Advertisements

Mahanakorn University of Technology
EEET0770 Digital Filter Design Centre of Electronic Systems and Digital Signal Processing การออกแบบตัวกรองดิจิตอล Digital Filters Design Chapter 2 z-Transform.
ผศ.ดร. พีระพล ยุวภูษิตานนท์ ภาควิชา วิศวกรรมอิเล็กทรอนิกส์
DSP 10 Multirate Signal Processing การประมวลผลแบบหลายอัตราสุ่ม
EEET0770 Digital Filter Design Centre of Electronic Systems and Digital Signal Processing การออกแบบตัวกรองดิจิตอล Digital Filters Design Chapter 3 Digital.
Centre of Electronic Systems and Digital Signal Processing EEET0770 Digital Filter Design การออกแบบตัวกรองดิจิตอล Digital Filters Design Chapter 6 Multirate.
Mahanakorn University of Technology
DSP 4 The z-transform การแปลงแซด
DSP 7 Digital Filter Structures โครงสร้างตัวกรองดิจิตอล
DSP 8 FIR Filter Design การออกแบบตัวกรองดิจิตอลแบบ FIR
ผศ.ดร. พีระพล ยุวภูษิตานนท์ ภาควิชา วิศวกรรมอิเล็กทรอนิกส์
ผศ.ดร. พีระพล ยุวภูษิตานนท์ ภาควิชา วิศวกรรมอิเล็กทรอนิกส์ CESdSP
DSP 4 The z-transform การแปลงแซด
4 The z-transform การแปลงแซด
โรงเรียนนวมินทราชินูทิศ เตรียมอุดมศึกษาพัฒนาการ
3 The Discrete-Time Fourier Analysis and Transform การวิเคราะห์และการแปลงฟูริเยร์ แบบไม่ต่อเนื่องทางเวลา รศ.ดร. พีระพล ยุวภูษิตานนท์ ภาควิชา วิศวกรรมอิเล็กทรอนิกส์
Electronics for Analytical Instrument
หน่วยที่ 2 โครงสร้างโปรแกรมเมเบิลคอนโทรลเลอร์
Chapter 10 Arrays Dept of Computer Engineering Khon Kaen University.
หน่วยที่ 3 การเทสีและการสร้าง Background
RESONANCE CIRCUITS - IMPEDANCE REVIEW
รศ.ดร. พีระพล ยุวภูษิตานนท์ ภาควิชา วิศวกรรมอิเล็กทรอนิกส์
1 Introduction to Number System วรวิทย์ พูลสวัสดิ์
Superior COmmunications Research and Prototyping for commercialization นายสัณห์ อุทยารัตน์ ส่วนประมวลผลสัญญาณดิจิตอล เบสแบนด์ด้วยชิป DSP SCORPion Research.
หน่วยการเรียนรู้ที่ 7 ความรู้เบื้องต้นเกี่ยวกับจำนวนจริง
หน่วยที่ 5 การเวียนเกิด
1 EEET0485 Digital Signal Processing การประมวลผลสัญญาณดิจิตอล
ครั้งที่ 7 รีจิสเตอร์ (REGISTER). รีจิสเตอร์ (Register) รีจิสเตอร์เป็นวงจรความจำที่ใช้ในการเก็บค่า ทางไบนารี่ ใช้ในการเก็บค่าในระหว่างการ ประมวลผลโดยใช้ฟลิป.
Project Management by Gantt Chart & PERT Diagram
Digital Image Processing
1 EEET0485 Digital Signal Processing การประมวลผลสัญญาณดิจิตอล
สัญญาณและระบบ (SIGNALS AND SYSTEMS)
เครื่องวัดความถี่ไฟฟ้า Frequency Meter
หลักการลดรูปฟังก์ชันตรรกให้ง่าย
Number system (Review)
อนุกรมอนันต์และการลู่เข้า
สัญญาณและระบบ (SIGNALS AND SYSTEMS)
Digital Circuit & Logic Design สอนโดย รศ. ดร
การวิเคราะห์การเปรียบเทียบ OFDM ด้วยโปรแกรม Matlab simulation กับ
STACK สแตก(stack) เป็นโครงสร้างข้อมูลแบบเชิงเส้น ที่มีการใส่ข้อมูลเข้า และนำข้อมูลออกเพียงด้านเดียว ดังนั้น ข้อมูลที่เข้าไปอยู่ใน stack ก่อนจะออกจาก stack.
อาจารย์อภิพงศ์ ปิงยศ บทที่ 12 : การประพันธ์สื่อมัลติมีเดีย (Multimedia Authoring) สธ212 ระบบสื่อประสมสำหรับธุรกิจ อาจารย์อภิพงศ์
การบัญชีต้นทุนช่วง (Process Costing).
Vernier เวอร์เนียร์ คือเครื่องมือที่ใช้วัดระยะ (distance) หรือ ความยาว (length) ให้ได้ค่าอย่างละเอียด เวอร์เนียร์ต่างจากไม้บรรทัดทั่วๆไป เพราะมี 2 สเกล.
Basic Input Output System
Linearization of Nonlinear Mathematical Models
สัญญาณและระบบ (SIGNALS AND SYSTEMS)
สัญญาณและระบบ (SIGNALS AND SYSTEMS)
ระบบการจัดการคลินิกครบวงจร
Data storage II Introduction to Computer Science ( )
วงจรข่ายสองทาง (Two Port Network)
บทที่8 ภาคตัดกรวย 2. ภาคตัดกรวย 2. วงกลม กรวยเป็นรูปทรงเรขาคณิต
บริษัท พัฒนาวิชาการ (2535) จำกัด
โดย นางสาวนิรมล บุรกรณ์
SMS News Distribute Service
สมการพหุนาม ที่มีความซับซ้อนมากขึ้น
บทที่7 ทฤษฎีกราฟเบื้องต้น
การสร้างแบบสอบถาม และ การกำหนดเงื่อนไข.
High-Order Systems.
BASIC STATISTICS MEAN / MODE / MEDIAN / SD / CV.
บทที่ 7 การประมวลผลอาร์เรย์
วงจรอาร์ ซี ดิฟเฟอเรนติเอเตอร์
2 โครงสร้างข้อมูลแบบสแตก (STACK).
สัญญาณและระบบ (SIGNALS AND SYSTEMS)
การสื่อสารข้อมูล ผู้สอน...ศริยา แก้วลายทอง.
ฟังก์ชันของโปรแกรม Computer Game Programming
บทที่ 8 พัลส์เทคนิค
การวิเคราะห์สถานะคงตัวของ วงจรที่ใช้คลื่นรูปไซน์
ปรากฏการณ์ดอปเพลอร์ของเสียง Doppler Effect of Sound
ใบสำเนางานนำเสนอ:

EEEB0765 Digital Signal Processing for Embedded Systems 2 Simulink and Digital Filters Design Assoc. Prof. Dr. Peerapol Yuvapoositanon Dept. of Electronic Engineering CESdSP EEEB0765 DSP fort Embedded Systems http://embedsigproc.wordpress.com/eeeb0765 Assoc. Prof. Dr. P.Yuvapoositanon

Outline Review of Digital Filters Filter Design Tool (FDATOOL) and Simulink CESdSP EEEB0765 DSP fort Embedded Systems http://embedsigproc.wordpress.com/eeeb0765 Assoc. Prof. Dr. P.Yuvapoositanon

Examples of Simulink Models Acoustic Noise Canceller (dspanc.mdl) Abandoned Object Detection (vipabandonedobj.mdl) Staples Count (vipstaples_win.mdl) EEEB0765 DSP fort Embedded Systems http://embedsigproc.wordpress.com/eeeb0765 Assoc. Prof. Dr. P.Yuvapoositanon

Basic of Noise Cancellation Noise n is modified by H(z) and gives n n can be estimated and reverse phase -n n Quiet Zone -n H(z) Loudspeaker n Pilot Mic Noise from Plane Engine DSP ANC EEEB0765 DSP fort Embedded Systems http://embedsigproc.wordpress.com/eeeb0765 Assoc. Prof. Dr. P.Yuvapoositanon

Active Noise Cancellation Headphones ANC Headphones= An Embedded system LX-18 Active Noise Cancelling Headphones EEEB0765 DSP fort Embedded Systems http://embedsigproc.wordpress.com/eeeb0765 Assoc. Prof. Dr. P.Yuvapoositanon

Diagram of Active Noise Cancellation Headphones Ext.Mic n Pilot Mic n DSP ANC algorithm H(z) y H(z) = Acoustic Model Quiet Zone EEEB0765 DSP fort Embedded Systems http://embedsigproc.wordpress.com/eeeb0765 Assoc. Prof. Dr. P.Yuvapoositanon

ANC Model n H(z) FIR n y y + e ANC Pilot Mic Loudspeaker Exterior Mic DSP Algorithm ANC EEEB0765 DSP fort Embedded Systems http://embedsigproc.wordpress.com/eeeb0765 Assoc. Prof. Dr. P.Yuvapoositanon

Acoustice Noise Canceller in Simulink EEEB0765 DSP fort Embedded Systems http://embedsigproc.wordpress.com/eeeb0765 Assoc. Prof. Dr. P.Yuvapoositanon

EEEB0765 DSP fort Embedded Systems http://embedsigproc. wordpress EEEB0765 DSP fort Embedded Systems http://embedsigproc.wordpress.com/eeeb0765 Assoc. Prof. Dr. P.Yuvapoositanon

The FDATOOL Simulink EEEB0765 DSP fort Embedded Systems http://embedsigproc.wordpress.com/eeeb0765 Assoc. Prof. Dr. P.Yuvapoositanon

Example of Creating Simulation Model EEEB0765 DSP fort Embedded Systems http://embedsigproc.wordpress.com/eeeb0765 Assoc. Prof. Dr. P.Yuvapoositanon

EEEB0765 DSP fort Embedded Systems http://embedsigproc. wordpress EEEB0765 DSP fort Embedded Systems http://embedsigproc.wordpress.com/eeeb0765 Assoc. Prof. Dr. P.Yuvapoositanon

Review of Digital Filters EEEB0765 DSP fort Embedded Systems http://embedsigproc.wordpress.com/eeeb0765 Assoc. Prof. Dr. P.Yuvapoositanon

Digital Filter Structures FIR Direct form Cascade form Linear-phase form Frequency-sampling IIR Direct form I and II Cascade form Parallel form EEEB0765 DSP fort Embedded Systems http://embedsigproc.wordpress.com/eeeb0765 Assoc. Prof. Dr. P.Yuvapoositanon

FIR Direct Form เนื่องจากตัวกรอง FIR มีสมการเป็น องค์ประกอบของตัวหน่วงเวลาและตัวคูณ จึงตรงไปตรงมา ตัวอย่างกรณี q=3

FIR: Cascade Form โครงสร้าง นี้จะแบ่ง ออกเป็น ตัวกรองแบบออเดอร์ที่สอง หลายๆ ตัว โดยที่ ซึ่งหมายถึงการปัด “ลง” เลขจำนวนต็ม EEEB0765 DSP fort Embedded Systems http://embedsigproc.wordpress.com/eeeb0765 Assoc. Prof. Dr. P.Yuvapoositanon

FIR: Cascade Form (ต่อ) EEEB0765 DSP fort Embedded Systems http://embedsigproc.wordpress.com/eeeb0765 Assoc. Prof. Dr. P.Yuvapoositanon

FIR: Linear-phase Form สำหรับผลตอบสนองอิมพัลส์ที่มีความยาว (length) เป็น N ตัวกรองที่มีเฟสเชิงเส้น นั้นสามารถมีผลตอบสนองอิมพัลส์ได้ทั้งแบบ: 1 สมมาตร (symmetric) 2.สมมาตรตรงกันข้าม (Anti-symmetric) EEEB0765 DSP fort Embedded Systems http://embedsigproc.wordpress.com/eeeb0765 Assoc. Prof. Dr. P.Yuvapoositanon

การรวบเทอมช่วยให้ลดการคูณลงไป 50 % !! 1 2 3 4 5 การรวบเทอมช่วยให้ลดการคูณลงไป 50 % !! EEEB0765 DSP fort Embedded Systems http://embedsigproc.wordpress.com/eeeb0765 Assoc. Prof. Dr. P.Yuvapoositanon

FIR: Linear-phase Form TYPE I (กรณี N = เลขคี่) ถ้า N เป็น เลขคี่ และ h(n) เป็นสมมาตร (1) ตัวอย่าง กรณี N=7 EEEB0765 DSP fort Embedded Systems http://embedsigproc.wordpress.com/eeeb0765 Assoc. Prof. Dr. P.Yuvapoositanon

FIR: Linear-phase Form TYPE I (กรณี N = เลขคี่) ... ... EEEB0765 DSP fort Embedded Systems http://embedsigproc.wordpress.com/eeeb0765 Assoc. Prof. Dr. P.Yuvapoositanon

FIR: Linear-phase Form TYPE II (กรณี N= เลขคู่) ถ้า N เป็น เลขคู่ และ h(n) เป็นสมมาตร (1) ตัวอย่าง กรณี N=6 EEEB0765 DSP fort Embedded Systems http://embedsigproc.wordpress.com/eeeb0765 Assoc. Prof. Dr. P.Yuvapoositanon

FIR: Linear-phase Form TYPE II (กรณี N= เลขคู่) ... ... EEEB0765 DSP fort Embedded Systems http://embedsigproc.wordpress.com/eeeb0765 Assoc. Prof. Dr. P.Yuvapoositanon

FIR: Frequency Sampling (1) เป็นการสร้างตัวกรองโดยใช้ สัมประสิทธิ์ จาก DFT จาก DFT EEEB0765 DSP fort Embedded Systems http://embedsigproc.wordpress.com/eeeb0765 Assoc. Prof. Dr. P.Yuvapoositanon

FIR: Frequency Sampling (2) เทียบเท่ากับ การ cascade ของ วงจรกรอง และตัวกรองแบบหนึ่งโพล จำนวน N ตัว EEEB0765 DSP fort Embedded Systems http://embedsigproc.wordpress.com/eeeb0765 Assoc. Prof. Dr. P.Yuvapoositanon

FIR: Frequency Sampling (3) EEEB0765 DSP fort Embedded Systems http://embedsigproc.wordpress.com/eeeb0765 Assoc. Prof. Dr. P.Yuvapoositanon

IIR: Direct Forms ตัวกรองแบบ IIR มีฟังก์ชันถ่ายโอนเป็น เขียนเป็นสมการความแตกต่าง (difference eq.) จะพบว่า ส่วนของตัวกรอง FIR คือส่วนตัวเศษ nominator FIR ดังนั้น รูปแบบแรกของตัวกรอง IIR จึงเป็น Direct form EEEB0765 DSP fort Embedded Systems http://embedsigproc.wordpress.com/eeeb0765 Assoc. Prof. Dr. P.Yuvapoositanon

IIR: Direct Form I EEEB0765 DSP fort Embedded Systems http://embedsigproc.wordpress.com/eeeb0765 Assoc. Prof. Dr. P.Yuvapoositanon

สลับลำดับของ “เศษ”และ “ส่วน” EEEB0765 DSP fort Embedded Systems http://embedsigproc.wordpress.com/eeeb0765 Assoc. Prof. Dr. P.Yuvapoositanon

IIR: Direct Form II EEEB0765 DSP fort Embedded Systems http://embedsigproc.wordpress.com/eeeb0765 Assoc. Prof. Dr. P.Yuvapoositanon

IIR: Cascade เราสามารถใช้โครงสร้างcascade ของ FIR กับตัวกรอง IIR ได้ ซึ่งเป็นตัวกรองอันดับที่ 1 แต่หาก สปส เป็นเลขเชิงซ้อน เราได้ ซึ่งมีโครงสร้างเป็นตัวกรองอันดับที่สอง EEEB0765 DSP fort Embedded Systems http://embedsigproc.wordpress.com/eeeb0765 Assoc. Prof. Dr. P.Yuvapoositanon

IIR: Cascade (ต่อ) EEEB0765 DSP fort Embedded Systems http://embedsigproc.wordpress.com/eeeb0765 Assoc. Prof. Dr. P.Yuvapoositanon

IIR: Parallel Form เรายังสามารถ แยกส่วนประกอบออกเป็นผลคูณของเทอมย่อยๆ ใช้วิธี Partial Fraction Expansion ในการแยก factor ได้ โดยที และ เป็นเลขเชิงซ้อน EEEB0765 DSP fort Embedded Systems http://embedsigproc.wordpress.com/eeeb0765 Assoc. Prof. Dr. P.Yuvapoositanon

IIR: Parallel Form (ต่อ) กรณี N =4 ( Ns=2) EEEB0765 DSP fort Embedded Systems http://embedsigproc.wordpress.com/eeeb0765 Assoc. Prof. Dr. P.Yuvapoositanon

Simulink Test Filter Model Doc_filter_ex5_EB.mdl EEEB0765 DSP fort Embedded Systems http://embedsigproc.wordpress.com/eeeb0765 Assoc. Prof. Dr. P.Yuvapoositanon

FDATOOL EEEB0765 DSP fort Embedded Systems http://embedsigproc.wordpress.com/eeeb0765 Assoc. Prof. Dr. P.Yuvapoositanon

Parameter Setting EEEB0765 DSP fort Embedded Systems http://embedsigproc.wordpress.com/eeeb0765 Assoc. Prof. Dr. P.Yuvapoositanon

Results EEEB0765 DSP fort Embedded Systems http://embedsigproc.wordpress.com/eeeb0765 Assoc. Prof. Dr. P.Yuvapoositanon