ดาวน์โหลดงานนำเสนอ
งานนำเสนอกำลังจะดาวน์โหลด โปรดรอ
ได้พิมพ์โดยKanasanan Phatipatanawong ได้เปลี่ยน 9 ปีที่แล้ว
1
Superior COmmunications Research and Prototyping for commercialization นายเอกพล หิรัณย เอกภาพ และคณะ กลุ่มที่ 3 ส่วนประมวลผลสัญญาณ ดิจิตอลเบสแบนด์ SCORPion Research Group EE Department, Kasetsart University, Thailand 3G Research Project Meeting June 25, 2004 SIIT การทดสอบการประมวลผล สัญญาณวนกลับ
2
Superior COmmunications Research and Prototyping for commercialization หัวข้อนำเสนอ โครงสร้างของการประมวลผลแบบวนกลับ งานในครั้งก่อน แนวทางการทดสอบการประมวลผล สรุปและแผนงานในอนาคต
3
Superior COmmunications Research and Prototyping for commercialization โครงสร้างการประมวลผลแบบวนกลับ
4
งานในครั้งก่อน การส่งข้อมูลระหว่าง FPGA Board และ DSP Board ถูกต้อง แต่เมื่อ FPGA มีการประมวลผลไปด้วย ไม่ถูกต้อง การทดลอง ต่อตรง ( วัดสัญญาณออกมาไม่สวย ) ได้ผลผิดพลาด ต่อโดยใช้ R เพื่อลด Overshoot ของสัญญาณแต่ก็ยัง ผิดพลาด
5
Superior COmmunications Research and Prototyping for commercialization แนวทางการแก้ไข (1) สมมุติฐาน มีสัญญาณรบกวนจาก DSP มารบกวนการ ประมวลผลของ FPGA การทดลอง ทดสอบให้ DSP ส่งข้อมูลผ่าน FPGA ( ทำงานเป็น buffer) ก่อนแล้วส่งให้ FPGA อีกบอร์ดไปประมวลผล ผลผิดพลาด FGPA DSP Base station Mobile station
6
Superior COmmunications Research and Prototyping for commercialization แนวทางการแก้ไข (2) สมมุติฐาน FPGA ประมวลผลไม่ทันที่ 33 MHz ใช้วงจรเดิมจากครั้งที่แล้ว การทดลอง ลดสัญญาณนาฬิกาของระบบจาก 33 เป็น 16 MHz ผลผิดพลาด
7
Superior COmmunications Research and Prototyping for commercialization แนวทางการแก้ไข (3) DSP ส่งให้ FPGA มาประมวลผลผ่านวงจร Opto ทดลองต่อวงจร Opto ใช้ในการเชื่อมต่อระหว่างบอร์ด Optocoupler ที่ใช้ทำงานเป็น not gate ผลถูกต้อง ( ทดลองให้ประมวลผลทิ้งไว้ ประมาณ 60,000 เฟรมจึงผิดพลาด )
8
Superior COmmunications Research and Prototyping for commercialization แนวทางการแก้ไข (4) ผลการวัดสัญญาณจาก Oscilloscope ก่อนใช้ Opto หลังใช้ Opto
9
Superior COmmunications Research and Prototyping for commercialization แนวทางการแก้ไข (5) Loopback การทดลอง ส่งข้อมูลผ่าน serial ให้ DSP รับโดยต่อ R เพื่อลด Overshoot ผล DSP รับได้ถูกต้อง ทดสอบ Loopback ผล DSP รับข้อมูลได้เพียง 34 frame แล้วหยุดทำงาน
10
Superior COmmunications Research and Prototyping for commercialization แนวทางการแก้ไข (6) ทดสอบให้ FPGA ส่งให้ DSP รับอย่างเดียว ( เพื่อ ทดสอบเฉพาะฝั่งรับของ DSP) การทดลอง ให้ FPGA1 เตรียมข้อมูลที่ DSP ส่ง ไว้ในแรมก่อน แล้ว คอยส่งให้ FPGA2 ประมวลผล แล้วส่งให้ DSP รับไป ถอดรหัสข้อมูล ผล DSP รับได้ 34 เฟรม แล้วหยุดทำงาน โดยให้ EDMA จัดการรับข้อมูล จาก serial ที่รับจาก FPGA เมื่อครบ 1 เฟรมจะ interrupt CPU แต่เมื่อ ครบ 34 เฟรม แล้วไม่ interrupt อีก
11
Superior COmmunications Research and Prototyping for commercialization สรุปและแผนงานในอนาคต สรุป แก้ปัญหาการสื่อสารระหว่างบอร์ดได้แล้ว โดยใช้ Optocoupler พบปัญหาใหม่ DSP หยุดทำงานไป เมื่อได้รับข้อมูลไป 34 เฟรม แผนงานในอนาคต แก้ปัญหาที่พบ และทำ loopback ให้เสร็จ
งานนำเสนอที่คล้ายกัน
© 2024 SlidePlayer.in.th Inc.
All rights reserved.