ดาวน์โหลดงานนำเสนอ
งานนำเสนอกำลังจะดาวน์โหลด โปรดรอ
1
หน่วยความจำ (Memory) ROM Processor RAM CACHE Cache Main Memory
Virtual Memory
2
Characteristics Location Capacity Unit of transfer Access method
Performance Physical type Physical characteristics Organisation
3
Location CPU Internal (main) External (secondary)
4
Capacity Word size Number of words The natural unit of organization
or Bytes
5
Unit of Transfer Internal External Addressable unit
Usually governed by data bus width External Usually a block which is much larger than a word Addressable unit Smallest location which can be uniquely addressed Byte (sometimes) Word internally Cluster on disks
6
Performance Access time Memory Cycle time Transfer Rate
Time between presenting the address and getting the valid data Memory Cycle time Time may be required for the memory to “recover” before next access Cycle time is access + recovery Transfer Rate Rate at which data can be moved
7
Memory Hierarchy Registers Internal or Main memory External memory
In CPU Internal or Main memory May include one or more levels of cache “RAM” External memory Backing store
8
Hierarchy List Registers L1 Cache L2 Cache Main memory Disk cache Disk
Optical Tape
9
ระบบคอมพิวเตอร์แบ่งได้ 2 ประเภท
หน่วยความจำหลัก หน่วยความจำปฐมภูมิ (primary memory) หน่วยความจำสำรอง หน่วยความจำทุติยภูมิ (secondary memory)
10
พื้นที่ในการเก็บข้อมูล
แอดเดรส 4 บิต ข้อมูล 8 บิต 0000 xxxxxxxx 0001 xxxxxxxx 0010 xxxxxxxx 0011 xxxxxxxx …… ………… …… ……….. 1110 xxxxxxxx 1111 xxxxxxxx มีได้ทั้งหมด 16 ตำแหน่ง
11
โครงสร้างหน่วยความจำ
หน่วยความจำมีโครงสร้างได้หลายประเภท เช่น โครงสร้างแบบอาร์เรย์ 8 x 8 เก็บได้ 64 บิต หรือ 8 ไบต์ โครงสร้างแบบอาร์เรย์ 16 x 4 เก็บข้อมูลได้ 16 ตำแหน่ง โครงสร้างแบบอาร์เรย์ 16 x 1 หน่วยความจำแบบ 16k x 4 จะเก็บข้อมูลได้ 16,384 เวิร์ด แต่ละเวิร์ดเก็บได้ 4 บิต
12
กลุ่มสัญญาณของหน่วยความจำ
แอดเดรสบัส (Address Bus) มี n เส้น เก็บข้อมูลได้ 2n ตำแหน่ง บัสข้อมูล (Data bus) ถ้ามีความกว้างมากจะรับส่งข้อมูลได้เร็ว บัสควบคุม (Control bus) หน่วยความจำ ถอดรหัส แอดเดรส Address Bus บัสข้อมูล ………. Read Write
13
กลุ่มสัญญาณของหน่วยความจำ
ถอดรหัส แอดเดรส Address Bus บัสข้อมูล ………. Read Write
14
กลุ่มสัญญาณของหน่วยความจำ
ถอดรหัส แอดเดรส แนวแถว Address Bus บัสข้อมูล ………. ถอดรหัสแอดเดรส แนวคอลัมพ์
15
Organisation in detail
A 16Mbit chip can be organised as 1M of 16 bit words A bit per chip system has 16 lots of 1Mbit chip with bit 1 of each word in chip 1 and so on A 16Mbit chip can be organised as a 2048 x 2048 x 4bit array Reduces number of address pins Multiplex row address and column address 11 pins to address (211=2048) Adding one more pin doubles range of values so x4 capacity
16
Typical 16 Mb DRAM (4M x 4)
17
Packaging
18
การบอกความเร็วของหน่วยความจำ
เวลาการเข้าถึงหน่วยความจำเรียกว่า Access Time จะบอกในหน่วยของ Nanosecond DRAM มีความเร็ว 100,80 หรือ 60 ns SRAM มีความเร็ว 10,12,15 หรือ 20 ns ถ้าหาก RAM มีความเร็วใกล้กับ CPU จะไม่มี Wait State เกิดขึ้น สำหรับ DRAM รุ่นใหม่ ๆ จะอ่านข้อมูลออกมาเป็นชุด การบอกความเร็วจะบอกเป็นเวลาเฉลี่ย เช่น 15ns , 10 ns แต่ส่วนใหญ่จะบอกเป็นความเร็วบัส เช่น PC66(15ns) , PC100(10ns) หรือ PC133(7.5ns)
19
ระบบ หน่วยความจำหลัก หน่วยความจำสำรอง
หน่วยความจำปฐมภูมิ (primary memory) หน่วยความจำสำรอง หน่วยความจำทุติยภูมิ (secondary memory)
20
หน่วยความจำแบบสารกึ่งตัวนำ
ROM (Read-Only Memory) มีคุณสมบัติ non-valatile RAM (Random Access Memory) เป็นแบบ valatitle ทั้งสองประเภทเป็นแบบ random access เหมือนกัน
21
RAM CPU x23 3.06 GHz FSB = 133 MHz Effective = 533 MHz
22
ประเภทของ ROM ROM PROM (Programmable ROM) EPROM (Eraseable PROM)
EEPROM (Electrical EPROM) Flash ROM หรือ Flash Memory
23
ประเภทของ RAM Static RAM (SRAM) Dynamic RAM (DRAM)
24
การตรวจสอบความถูกต้องของข้อมูล
Parity Bit เป็นการเก็บข้อมูลเพิ่มอีกหนึ่งบิต แบ่งออกเป็นพาริตี้คู่ (odd parity) และพาริตี้คี่ (even parity) ECC ย่อมาจาก Error Correction Code) เป็นการเก็บข้อมูลเพิ่ม 3 บิต โดยข้อมูลนี้ได้มาจากการคำนวณข้อมูล 8 บิต (รวมแล้วเป็น 11 บิต) สามารถแก้ไขข้อมูลที่ผิดพลาดให้กลับมาถูกดังเดิมได้
25
ขั้นตอนการอ่านเขียนข้อมูล
1. ส่งสัญญาณระบุแถว RAS(Row Address Strobe) 2. รอจังหวะเวลา จากนั้นส่งสัญญาณระบุคอลัมพ์ CAS(Column Address Strobe) จังหวะนี้เรียกว่า RAS to CAS 3. รอจังหวะเวลาจากนั้นอ่านเขียนข้อมูลไบต์แรก ขั้นตอนนี้เรียกว่า CAS Latency 4. รอจังหวะเวลาเพื่อเตรียมความพร้อมในการอ่านเขียนข้อมูลรอบต่อไป ขั้นตอนนี้เรียกว่า RAS Precharge Time ค่าเวลาแต่ละช่วงจะระบุไว้ในสเป็คของ RAM เช่น , เป็นต้น
26
ขั้นตอนการอ่านเขียนข้อมูล
หรืออาจมองว่ามีสองส่วนใหญ่ ๆ คือ เวลาหน่วง หรือ Setup Time Latency Cycle Time เวลาการอ่านเขียน ข้อมูลจากแอดเดรสที่กำหนด
27
การจัดและติดตั้งหน่วยความจำ
ROM 256x4 ROM 256x4 8 bits 8 bits 4 bit 8 bit ROM 256x4 ROM 256x4 8 bits 4 bit 8 bits
28
เทคโนโลยีของ DRAM Fast Page DRAM EDO (Extended Data Out) DRAM
SDRAM (Synchronous DRAM) DDR (Double Data Rate) SDRAM RDRAM (Rambus DRAM)
29
Fast Page DRAM เป็น RAM แบบเก่า โดยปรับปรุงจาก RAM ธรรมดา โดยให้อ่านไบต์ที่ 2 , 3 และ 4 ต่อเนื่องกันไป เวลาการอ่านข้อมูลเป็น ทำให้ใช้เวลา 4 clock ในการอ่านข้อมูล 4 ไบต์
30
EDO (Extended Data Out) DRAM
อ่านข้อมูลในแต่ละคอลัมพ์เร็วขึ้นโดยไม่ต้องค้างแอดเดรสเอาไว้ ให้วงจรควบคุมส่งค่าแอดเดรสถัดไปเอง ทำให้ไบต์หลัง ๆ อ่านได้เร็วขึ้น มีช่วงเวลา Cycle Time เป็น ใช้กับ Pentium MMX และ Pentium Pro ทำงานที่ความเร็วประมาณ 66 MHz มี 72 ขา
31
SDRAM (Synchronous DRAM)
ทำงานเข้าจังหวะกับ Clock ที่เร็วขึ้น คงค่า Setup Time ไว้ที่ 5 ช่วง แต่ลด Cycle Time เป็น 1 ช่วง การอ่านข้อมูล 4 ไบต์เป็นแบบ ทำงานที่ความเร็ว 100 MHz ถึง 133 MHz ถ้าใช้กับเมนบอร์ดที่มีความกว้างบัส 64 บิต จะทำให้รับส่งข้อมูลที่ 800 MB/s ที่ความถี่ 100 MHz และ 1,064 MB/s ที่ความถี่ 133 MHz บอกความเร็วเป็น PC-66 , PC-100 , PC133 มี 168 ขา
32
DDR-SDRAM 15 5 10 c 20 clock 14 clock 11 clock 8 clock Setup Setup
Cycle Cycle Cycle Setup Setup Setup Setup 14 clock FPM RAM Cycle Cycle Cycle Cycle Setup 11 clock EDO RAM Cycle Cycle Cycle Cycle Setup SDRAM Cycle Setup c 8 clock
33
DDR (Double Data Rate) SDRAM
พัฒนาต่อจาก SDRAM ให้มีความเร็วเพิ่มขึ้นเท่าตัว โดยใช้ความถี่เท่ากับ SDRAM หนึ่งลูกของสัญญาณนาฬิกาจะอ่านเขียนข้อมูลได้สองครั้ง ถ้าหากทำงานที่ความถี่สัญญานาฬิกา 133 MHz จะทำให้การทำงานเพิ่มขึ้นเป็น 266 MHz จึงเรียกว่า DDR PC-266 ปัจจุบันจะบอกการรับส่งข้อมูลเป็น Bandwidth เช่น PC2100 เป็นต้น (8x2x133 = 2,128 MB/s)
34
DDR-SDRAM เป็นหน่วยความจำที่พัฒนามาเพื่อทดแทน SDRAM มาจากคำว่า Double Data Rate SDRAM ตอบสนองความเร็วบัสของ Intel Pentium 4 ที่มีความเร็ว 3.2 GB/s ลักษณะทางกายภาพเหมือน SDRAM ทุกประการ แต่มีขามากว่า โดย DDR SDRAM มี 184 ขา ส่วน SDRAM มี 168 ขา ค่าใช้จ่ายถูกกว่า Rambus
35
DDR-SDRAM Clock SDR Data DDR Data Write Write Read Read R R R R W W W
36
RDRAM (Rambus DRAM) RDRAM (Rambus DRAM)
37
RDRAM แต่ละประเภท
38
Rambus บริษัท Rambus Inc. เป็นผู้คิดค้นเทคโนโลยี Rambus โดย Direct Rambus เป็นชิปหน่วยความจำที่ติดตั้งบนแผงหน่วยความจำ (Memory Modules) เรียกว่า RIMM ทำงานด้วยความถี่สูงกว่า RAM ธรรมดา Rambus จะหมายถึงการอินเตอร์เฟสหน่วยความจำรูปแบบใหม่ ส่วน RIMM หมายถึงแผงหน่วยความจำ ดังนั้นการกล่าวถึง Rambus จะต้องแยกเป็นสองเรื่องคือ ระบบการอินเตอร์เฟสและสัญญาณการทำงานแบบใหม่ แผงหน่วยความจำที่เรียกว่า RIMM
39
ประโยชน์ของ Rambus มีแบนด์วิดธ์การทำงานสูง โดยใช้ส่วนประกอบของวงจรน้อยลง เป็นโปรโตคอลการสื่อสารหน่วยความจำประสิทธิภาพสูง มีประสิทธิภาพการถ่ายเทข้อมูลสูงกว่าเมื่อเทียบกับ SDRAM กินพลังงานไฟฟ้าต่ำ ลดค่าใช้จ่ายในการออกแบบรวมทั้งอุปกรณ์การอินเตอร์เฟส ลดจำนวนขาสัญญาณ จำนวนอุปกรณ์น้อยกว่า
40
RDRAM แต่ละประเภท
41
หน่วยความจำหลัก (DRAM)
Cache Memory CPU Cache Controller “Cache Hit” “Cache Miss” หน่วยความจำหลัก (DRAM)
42
Cache เก็บคำสั่งและข้อมูล 16k ถึง 32k หน่วยประมวลผล L1 Instruction L2
Data Cache L2 128 k ถึง 2 M หน่วยความจำหลัก
งานนำเสนอที่คล้ายกัน
