งานนำเสนอกำลังจะดาวน์โหลด โปรดรอ

งานนำเสนอกำลังจะดาวน์โหลด โปรดรอ

สรุปความก้าวหน้าโครงการ 3G 20 March 2004. กลุ่ม 2 ส่วนประมวลผลสัญญาณ ล่วงหน้าเบสแบนด์

งานนำเสนอที่คล้ายกัน


งานนำเสนอเรื่อง: "สรุปความก้าวหน้าโครงการ 3G 20 March 2004. กลุ่ม 2 ส่วนประมวลผลสัญญาณ ล่วงหน้าเบสแบนด์"— ใบสำเนางานนำเสนอ:

1 สรุปความก้าวหน้าโครงการ 3G 20 March กลุ่ม 2 ส่วนประมวลผลสัญญาณ ล่วงหน้าเบสแบนด์

2 Outline Cell Search SimulationCell Search Simulation Channel Estimator SimulationChannel Estimator Simulation WCDMA End-to-End Physical layer Simulator (WEEP)WCDMA End-to-End Physical layer Simulator (WEEP) คอรีเลเตอร์โดยใช้เทคนิคสวิตช์ กระแส คอรีเลเตอร์โดยใช้เทคนิคสวิตช์ กระแส

3 Cell Search Simulation

4 Missing Detection Rate VS. SNR Simulation Results

5 จากผลการจำลองการทำ CellSearch โดยทำการเปลี่ยนค่า SNR ของระบบ จาก -5 dB จนถึง 5 dB จะเห็นว่าโปรแกรมที่ใช้ในการจำลองการทำ Cell Search นี้ สามารถทำงานได้อย่างถูกต้องที่ค่า SNR ต่ำสุดที่ –2 dB โดยประมาณเท่านั้น ซึ่งยัง ไม่พอกับมาตรฐานของ WCDMA 3G ที่ต้องการที่ –3 dB

6 Channel Estimator Scrambling Code S[n] x Channelization Code C ch,SF [n] x CPICH pilot symbol x l-th finger input r(t+d l T c ) Channel Estimation Filter (*) x Delay (n d ) y l [k-n d ] To combiner Data symbol Pilot symbol

7 Simulation Results BER performance when f d = 20 Hz

8 Simulation Results BER performance when vary Doppler frequency, DPCH Ec/Ior = -5 dB

9 WEEP Simulator สรุปงานที่ได้ดำเนินการแล้ว เสร็จ  รวบรวม input parameters ที่จำเป็นสำหรับ บล็อกการทำงานต่างๆ  สร้างโมเดลของช่องสัญญาณที่ใช้ในการ จำลองการทำงาน  สร้าง Dialog Boxes สำหรับผู้ใช้ป้อนข้อมูล และติดต่อกับโปรแกรม  ส่วนการแสดงผลการทำงานได้ ทำการสร้าง เมนูเสร็จแล้ว โดยพัฒนา ในส่วนการแสดงผล จาก โปรแกรม Matlab โดยใช้ Matlab to C++ Compiler ซึ่งจะทำให้การแสดงกราฟต่างๆ เป็นไปโดยง่ายบน C++ platform

10 งานที่จำเป็นต้องดำเนินการ ต่อ  เนื่องจาก Block ที่จำเป็นบางส่วนยังดำเนินการ ไม่แล้วเสร็จ ดังนั้น เมื่อ Block ต่างๆในส่วนนี้ ได้พัฒนาเสร็จแล้ว จำเป็นต้องทำการ เชื่อม (link) Block ในส่วนนี้เข้ากับระบบโดยรวม แก้ไขตัว Source Code ของโปรแกรมบางส่วน เพื่อให้มีการประมวลผลที่เร็วขึ้น ทำการตรวจสอบผลที่ได้จากโปรแกรมว่า น่าเชื่อถือได้หรือไม่ อีกนัยหนึ่ง กล่าวคือ เช็ค ความถูกต้องของตัวโปรแกรม WEEP Simulator WEEP Simulator

11 แผนการดำเนินงานต่อไป  ทำการเชื่อมบล็อกการทำงานต่างๆ ของระบบ ทั้งหมดเข้าด้วยกัน  ปรับปรุงโปรแกรมให้ประมวลผลเร็วขึ้น  ตรวจสอบความถูกต้องในการทำงานของ โปรแกรม

12 is an input sample is the weight number of taps คอรีเลเตอร์ คือ อุปกรณ์ที่ช่วยบ่งบอกถึงความสัมพันธ์กันของ สัญญาณ 2 สัญญาณ ว่ามีความคล้ายกันหรือไม่ ถ้ามีความ คล้ายกันมากค่าของการคอรีเลตจะมีค่าสูงแต่ถ้ามีความคล้ายกัน น้อยค่าคอรีเลตจะมีค่าต่ำ Switched-current Correlator

13 ปรับปรุงโครงสร้างเป็น แบบขนาน สามารถกำจัด สัญญาณรบกวนสะสมได้ โครงสร้างแบ่งเป็น 2 ส่วน คือ ส่วนแอนะลอก และดิจิตอล ส่วนแอนะลอกเป็นวงจร กรองแบบ FIR ใช้เทคนิค SI ส่วนดิจิตอลใช้หมุนค่า ส. ป. ส. ให้ส่วนแอนะลอก เทคนิคสวิตช์กระแสไม่ สามารถสุ่มสัญญาณใหม่พร้อม กับคงค่าสัญญาณเก่าได้ จึง ต้องเพิ่มจำนวนแท็ปขึ้นอีก 1 แท็ป ส่วน S/H กับตัวคูณ สามารถสร้างรวมกันได้ เพื่อ ลดกำลังงานลงครึ่งหนึ่ง โครงสร้างจริงในทางปฏิบัติที่นำเสนอ

14 เหตุจูงใจที่นำเทคนิค สวิตช์กระแสมาใช้ 1. การสูญเสียกำลังงานต่ำ : ทำงานได้ที่ระดับ ศักดาต่ำ 2. ความซับซ้อนต่ำ : วงจรพื้นฐานอาศัย ทรานซิสเตอร์จำนวนน้อย 3. ความเร็วสูง : ประมวลผลในโหมดกระแส 4. ใช้พื้นที่ชิปน้อย : ส่วนขยายกับจำสัญญาณอยู่ใน อุปกรณ์เดียวกัน 5. ราคาถูก : สามารถสร้างได้ในกระบวนการผลิต ดิจิตอลพื้นฐาน เทคนิคสวิตช์กระแสสำหรับการ ประมวลผลสัญญาณ

15 ทรานซิสเตอร์แบบ Source Follower ตัวบน ช่วยควบคุมกระแสให้นิ่ง ไม่เปลี่ยนแปลง ตามการ เปลี่ยนแปลงของ แหล่งจ่ายศักดา โครงสร้างเป็นแบบผลต่าง ที่สมมาตรกัน ขณะสุ่มสัญญาณสวิตช์ชุดบนจะปิด หมด ขณะคงค่าสัญญาณสวิตช์จะถูกควบคุมโดยค่า สัมประสิทธิ์ ส่วนควบคุมค่า สัมประสิทธิ์ ส่วนกลับ เครื่องหมาย สร้าง SHC รวมกับตัวคูณเพื่อช่วยลดกำลังงานลง ครึ่งหนึ่ง เทคนิค SI สำหรับการสร้าง SHC รวมกับ Multiplier แบบหลายบิต

16 คอรีเลเตอร์เป็นแบบ 31 แท็ป ทำงานที่ ความถี่สุ่ม 80 MS/s S/H และตัวคูณ ออกแบบให้ทำงานที่ ความถี่สุ่ม 80 MS/s มีความแม่นยำ 7 บิต SNR=49 dB ใช้แหล่งจ่าย 2 โวลต์ ค่า ส. ป. ส. ที่นำมาทดสอบเป็นลำดับข้อมูล PN ความยาว 31 แท็ป สังเคราะห์จากสมการ polynomial อันดับที่ 5 (1 + x 2 + x 5 ) วงจรรวมทั้งหมดกินกำลังงาน 3.05 mW ใช้เทคโนโลยี CMOS 0.35  m 3V คอรีเลเตอร์ในระบบ WCDMA ที่ทำการทดสอบ

17 ผลการทดลองในเชิงเวลา เทียบกับ MATLAB correlator output Real input

18 ใช้เทคโนโลยี AMS CMOS 0.35 ไมครอน เลย์เอาต์วงจร S/H และ Multiplier

19 แผนงานต่อไป สร้างโมดูลคอรีเลเตอร์ขนาด 32 แท็ป นำโมดูลขนาด 32 แท็ป จำนวน 4 โมดูลมาต่อร่วมกันเพื่อสร้างเป็นคอ รีเลเตอร์ขนาด 128 แท็ป


ดาวน์โหลด ppt สรุปความก้าวหน้าโครงการ 3G 20 March 2004. กลุ่ม 2 ส่วนประมวลผลสัญญาณ ล่วงหน้าเบสแบนด์

งานนำเสนอที่คล้ายกัน


Ads by Google