งานนำเสนอกำลังจะดาวน์โหลด โปรดรอ

งานนำเสนอกำลังจะดาวน์โหลด โปรดรอ

“ PowerPC Architecture” “ PowerPC Architecture” จัดทำ โดย นาย ชานนทร์ คำพิทูรย์ 513020793-4 นาย เชาว์วัฒน์ พานิชยานุบาล 513020794-2 นาย ไชยวัฒน์ ผลอ้อ.

งานนำเสนอที่คล้ายกัน


งานนำเสนอเรื่อง: "“ PowerPC Architecture” “ PowerPC Architecture” จัดทำ โดย นาย ชานนทร์ คำพิทูรย์ 513020793-4 นาย เชาว์วัฒน์ พานิชยานุบาล 513020794-2 นาย ไชยวัฒน์ ผลอ้อ."— ใบสำเนางานนำเสนอ:

1 “ PowerPC Architecture” “ PowerPC Architecture” จัดทำ โดย นาย ชานนทร์ คำพิทูรย์ นาย เชาว์วัฒน์ พานิชยานุบาล นาย ไชยวัฒน์ ผลอ้อ ( e200,e5oo,e6oo,e7oo )

2 PowerPC เป็น สถาปัตยกรรม Microprocessor แบบ RISC ซ ซึ่ง ร่วมกันสร้างโดย พันธมิตร A A A AIM (Apple-IBM- Motorola)

3 เมื่อ ค. ศ ในช่วงแรกนั้นเพาเวอร์ พีซีออกแบบมาสำหรับ เครื่องคอมพิวเตอร์ส่วน บุคคล แต่ภายหลัง เพาเวอร์พีซี ก็ได้รับ ความนิยมในวงการ คอมพิวเตอร์ฝังตัว และ คอมพิวเตอร์สมรรถนะ สูงเช่นกัน เมื่อ ค. ศ ในช่วงแรกนั้นเพาเวอร์ พีซีออกแบบมาสำหรับ เครื่องคอมพิวเตอร์ส่วน บุคคล แต่ภายหลัง เพาเวอร์พีซี ก็ได้รับ ความนิยมในวงการ คอมพิวเตอร์ฝังตัว และ คอมพิวเตอร์สมรรถนะ สูงเช่นกัน

4 เพาเวอร์พีซีถูก ในไปใช้ในเครื่องแมค อินทอชของแอปเปิล รุ่นที่ออกระหว่าง ค. ศ ค. ศ และเครื่องเล่นวิดีโอเกม หลายรุ่น เช่น เพาเวอร์พีซีถูก ในไปใช้ในเครื่องแมค อินทอชของแอปเปิล รุ่นที่ออกระหว่าง ค. ศ ค. ศ และเครื่องเล่นวิดีโอเกม หลายรุ่น เช่น นินเทนโด เกมคิวบ์, เอ็กซ์บ็อกซ์ 360, เพลย์ สเตชั่น 3 และนินเทนโด วี

5 สถาปัตยกรรม เพาเวอร์พีซีนั้น พัฒนาต่อมาจาก สถาปัตยกรรม POWER ของ ไอบีเอ็มเอง

6

7 Power PC 601 IBM 1992

8

9 PowerPC e200

10 PowerPC e200 คือ ครอบครัวของ - แกน ไมโครโปรเซสเซอร สถาปัตยกรรมพลัง บิท 32 บิทที่พัฒนาโดย Freescale เป็น เวลาสิ่งที่อยู่ในอันดับ หนึ่งใช้ในระบบ หน่วยควบคุมเกี่ยวกับ รถยนต์ และแห่ง อุตสาหกรรม

11 แกนถูกออกแบบให้ส่วน CPU( ตัว ประมวลผลกลาง ) ฟอร์ม ในระบบบน - ชิพ ( SoC ) การ ออกแบบ กับความเร็ว ที่ ที่สั่นกระดิ่งสูงถึง 600 MHz พวกเขาทำ ให้ดังเช่นที่ทางความคิด สำหรับฝัง โปรแกรม

12 PowerPC e300

13 คือครอบครัวของบิท 32 คือ สถาปัตยกรรมพลัง PowerArchitectureไมโครโปรเซสเซอร์ แกนที่พัฒนาโดย Freescale

14 เป็นเวลาสิ่งที่อยู่ใน อันดับหนึ่งใช้ใน ระบบ - บน - ชิพ ( SoC ) การออกแบบ กับ ความเร็วที่ที่สั่นกระดิ่ง สูงถึง 667 MHz พวกเขาทำให้ดังเช่นที่ ทางความคิด สำหรับฝังโปรแกรม

15 e300 คือ Superscalar RISC แกนด้วย 16 / 16 หรือ 32 / 32 kB L1 ข้อมูล คำแนะนำแคชสี่ไปป์ ไลน์ขั้น instruction_pipeline กับโหลดเก็บ ลงทะเบียนระบบ การ ทำนายสาขา branch_predictor

16 และหน่วยจำนวนเต็ม arithmetic Logic unit กับ ข้อกำหนดเพิ่มเติม ความแม่นยำสองครั้ง ซ้อน double_precision FPU ซึ่งลอยอยู่ แกน e300 ไม่ใช่ซึ่งเข้า กันได้ กับพลัง สุดท้าย ISA Power_Architecture

17 ซึ่งไม่ยึดมั่น PowerPC ล่าสุด PowerPC การเจาะจง และถอย กลับอย่างสมบูรณ์ ซึ่งเข้ากันได้ กับ G2 PowerPC_600 และ PowerPC 603e PowerPC_600 แกนจากสิ่งซึ่งมันได้รับ

18 e300 คือ CPU( ตัว ประมวลผลกลาง ) CPU ตัวประมวลผลกลาง ส่วนของหลาย ตัวประมวลผล SoC จาก Freescale MPC83xx PowerQUICC มือ อาชีพ PowerQUICC ครอบครัวของ telecom และตัวประมวลผล เครือข่าย

19 PowerPC e500

20 คือ - บิท 32 บิท สถาปัตยกรรมพลัง power_Architecture ไมโครโปรเซสเซอร์ อาศัย ไมโครโปรเซสเซอร์ แกนหลาย - แกน ( ที่คำนวณ ) จาก Freescale

21 แกนหลาย - แกน ( ที่ คำนวณ ) จาก Freescale แกน Freescale ซึ่งเข้ากัน ได้ กับ PowerPC เก่าแก่ จองการเจาะจง รวมทั้งพลังปัจจุบัน ISA v.2.03

22 PowerPC e600

23 คือครอบครัวของ บิท 32 บิท สถาปัตยกรรมพลัง PowerArchitectureไมโครโปรเซสเซอร์ แกนที่พัฒนา

24 โดย Freescale เป็น เวลาสิ่ง ที่อยู่ในอันดับหนึ่งใช้ใน ระบบการปฏิบัติ สูง - บน - ชิพระบบ - บน - ชิพ ( SoC ) การ ออกแบบ กับความเร็ว 2 กิกะเฮิร์ต

25 CPUs ใน 2004 Freescale ที่ เปลี่ยนชื่อ PowerPC_G4 แกน e600 และการ เปลี่ยนแปลงเล็งจาก CPU ตัวประมวลผล กลางทั่วไปถึงจบสูงที่ ฝังอุปกรณ์ SoC และนำแผนที่ตั้งชื่อใหม่ MPC86xx

26 PowerPC e700

27 PowerPC e700 หรือ NG - 64 มิติ ถัดไป - บิท 64 บิทคือ เส้นของอนาคตการ ปฏิบัติสูง - บิท 64 บิทฝัง ที่ embedSystem RISC แกนตัว ประมวลผลไมโคร โปรเซสเซอร์ สร้างการ ใช้สถาปัตยกรรม พลัง Power_Architecture

28 เทคโนโลยีที่ออกแบบ โดย Freescale ใน 2004 Freescale แกนการปฏิบัติสูง ใหม่ ไม่มากถูกรู้ เกี่ยวกับมัน และมาก ยังคงหัวข้อที่จะเปลี่ยน ข่าวสุดท้ายเพื่อ ว่ามันจะหลายแกน การ ออกแบบแบ่ง งานกันทำการใช้ เทคโนโลยี CoreNet

29 เพราะถูกส่วนแบ่ง กับ แกนเอมซี PowerPC e500 จะมี สามแกนเนื้อหา กับความแม่นยำสองครั้ง ซ้อน FPU ที่ กำลัง float_point_unit. Roadmaps

30 แสดงความถี่เป้าหมาย ของ +3 กิกะเฮิร์ต เพราะถูกโรงงานผลิต บน 32 nm กระบวนการชิพ โดยเฉพาะอย่างยิ่งจะ ถูกตั้งชื่อบนแผน MPC87xx

31 สรุป เทคโนโลยี สถาปัตยกรรมพลัง เหนือกว่า ในอะเรย์กว้างของฝัง ตลาดเกี่ยวกับ รถยนต์ และกิจการ และ ดำเนินต่อไป เพื่อเติบโต

32 ซึ่งสามารถแข่งขันกัน ในตลาด เพราะว่ามันคือ สถาปัตยกรรม เดี่ยวสเกลที่นั้นจากต่ำ มากถึงการปฏิบัติ สูงมาก

33 มันสนับสนุนที่กำลังทำ ให้บรรจบกัน เทคโนโลยี ทำให้ สามารถการร่วมงาน ผ่านข้ามอุตสาหกรรม และเปิดประตูให้ สิ่งใหม่ใหม่ พลัง ISA ถูกจัดการอย่าง เปิดโดยรายงาน สถาปัตยกรรมพลัง

34 สภา ( PAAC ) การสร้าง ระดับใหม่ของ การขยายออก และ ความเข้ากันได้ผ่าน ไมโครโปรเซสเซอร์ และ Micro Controller ชมรมการพัฒนา Freescale ใช้ผลประโยชน์เต็มของ พลังปีนได้ ISA ที่จะสร้าง ความสามารถ - ผลิตภัณฑ์


ดาวน์โหลด ppt “ PowerPC Architecture” “ PowerPC Architecture” จัดทำ โดย นาย ชานนทร์ คำพิทูรย์ 513020793-4 นาย เชาว์วัฒน์ พานิชยานุบาล 513020794-2 นาย ไชยวัฒน์ ผลอ้อ.

งานนำเสนอที่คล้ายกัน


Ads by Google