งานนำเสนอกำลังจะดาวน์โหลด โปรดรอ

งานนำเสนอกำลังจะดาวน์โหลด โปรดรอ

Fundamental of Computer Architecture By Panyayot Chaikan 240-208 November 01, 2003.

งานนำเสนอที่คล้ายกัน


งานนำเสนอเรื่อง: "Fundamental of Computer Architecture By Panyayot Chaikan 240-208 November 01, 2003."— ใบสำเนางานนำเสนอ:

1 Fundamental of Computer Architecture By Panyayot Chaikan November 01, 2003

2 Chapter 5 – Input/Output and system bus Fundamental of Computer Architecture Chapter 5 ระบบอินพุตเอาต์พุตและ ระบบบัส Input/Output and system bus

3 Chapter 5 – Input/Output and system bus Fundamental of Computer Architecture เนื้อหา นิยาม และคำศัพท์ที่ควรรู้เกี่ยวกับไมโคร โพรเซสเซอร์และ ไมโครคอมพิวเตอร์ ประวัติความเป็นมาของไมโครโพรเซสเซอร์ ข้อดีข้อเสียของไมโครโพรเซสเซอร์ ข้อพิจารณาในการเลือกใช้ไมโครโพรเซสเซอร์

4 Chapter 5 – Input/Output and system bus Fundamental of Computer Architecture รูปแบบของการอินพุต เอาต์พุต  เมื่อมองจากชุดคำสั่ง แบ่งออก ได้ 2 ประเภท  Isolated I/O ไมโคร โพรเซสเซอร์จะมีคำสั่งในการ จัดการอุปกรณ์อินพุตเอาต์พุต โดยเฉพาะ เช่น คำสั่ง IN คำสั่ง OUT เป็นต้นเช่น Z80, 80x86 เป็นต้น  Memory-Mapped I/O ไมโคร โพรเซสเซอร์จะไม่มีคำสั่งที่อ้างอิง อุปกรณ์ I/O โดยเฉพาะ แต่จะ สงวนหน่วยความจำไว้บาง ตำแหน่งสำหรับอ้างอิง I/O devices เช่น MCS-51, เป็นต้น

5 Chapter 5 – Input/Output and system bus Fundamental of Computer Architecture I/O interface for an input device

6 Chapter 5 – Input/Output and system bus Fundamental of Computer Architecture Parallel vs Serial

7 Chapter 5 – Input/Output and system bus Fundamental of Computer Architecture วิธีการในการติดต่ออินพุต / เอาต์พุต  แบ่งได้ 3 รูปแบบหลักๆ ได้แก่  Polling  Interrupt  DMA

8 Chapter 5 – Input/Output and system bus Fundamental of Computer Architecture Polling  ซีพียูต้องคอยวนลูปตรวจสอบ ความพร้อมการติดต่อของ อุปกรณ์ตลอดเวลา  เมื่อซีพียูถามมา หากอุปกรณ์ไม่ ต้องการรับส่งข้อมูลก็จะบอกให้ ซีพียูได้รับทราบ  เสียเวลาในการทำงานของซีพียู โดยเปล่าประโยชน์

9 Chapter 5 – Input/Output and system bus Fundamental of Computer Architecture Polling

10 Chapter 5 – Input/Output and system bus Fundamental of Computer Architecture Polling

11 Chapter 5 – Input/Output and system bus Fundamental of Computer Architecture Polling

12 Chapter 5 – Input/Output and system bus Fundamental of Computer Architecture Polling

13 Chapter 5 – Input/Output and system bus Fundamental of Computer Architecture Polling

14 Chapter 5 – Input/Output and system bus Fundamental of Computer Architecture Polling

15 Chapter 5 – Input/Output and system bus Fundamental of Computer Architecture Interrupt  ซีพียูไม่ต้องคอยวนลูปถาม ความพร้อมส่งข้อมูลของ อุปกรณ์แต่ละตัว  อุปกรณ์ใดพร้อมส่งข้อมูลก็จะ ส่งสัญญาณ อินเตอร์รัพต์ไปให้ ซีพียู  ซีพียูจะหยุดทำงานเดิมแล้วหัน มาให้บริการอุปกรณ์ที่ส่งขอ อินเตอร์รัพต์  เมื่อบริการอินเตอร์รัพต์เสร็จ ซีพียูจะกลับไปทำงานเดิมที่ค้าง ไว้ต่อไป

16 Chapter 5 – Input/Output and system bus Fundamental of Computer Architecture Interrupt

17 Chapter 5 – Input/Output and system bus Fundamental of Computer Architecture Interrupt service routine  ISR : interrupt service routine โปรแกรมบริการ อินเตอร์รัพต์  เป็นโปรแกรมที่ถูกเรียกขึ้นมา เมื่อเกิดสัญญาณอินเตอร์รัพต์  ISR จะต้องเก็บอยู่ใน หน่วยความจำหลัก  ISR อาจมีได้หลายตัว เช่น ISR สำหรับคีย์บอร์ด, ISR สำหรับ เมาส์ เป็นต้น

18 Chapter 5 – Input/Output and system bus Fundamental of Computer Architecture Interrupt : Example

19 Chapter 5 – Input/Output and system bus Fundamental of Computer Architecture Interrupt : Centralized arbitration

20 Chapter 5 – Input/Output and system bus Fundamental of Computer Architecture Interrupt : Daisy chain

21 Chapter 5 – Input/Output and system bus Fundamental of Computer Architecture DMA  เป็นการรับส่งข้อมูลโดยตรง ระหว่างอุปกรณ์ I/O กับ หน่วยความจำ โดยไม่ผ่านซีพียู  ใช้ในการส่งข้อมูลปริมาณมากๆ  เหมาะสำหรับการส่งข้อมูลไปยัง หน่วยความจำตำแหน่งที่อยู่ติดๆ กัน

22 Chapter 5 – Input/Output and system bus Fundamental of Computer Architecture DMA

23 Chapter 5 – Input/Output and system bus Fundamental of Computer Architecture Computer bus :A single bus structure

24 Chapter 5 – Input/Output and system bus Fundamental of Computer Architecture Mezzanine bus

25 Chapter 5 – Input/Output and system bus Fundamental of Computer Architecture PCI bus : feature  Industry standard  Processor independent  Bus Speed 33, 66 MHz  Transfer rate  133 Mbyte/S at 32 bit  266 Mbyte/S at 64 bit  Auto configuration  Synchronous bus with multiplexed Address/Data

26 Chapter 5 – Input/Output and system bus Fundamental of Computer Architecture PCI bus slots From d/overview.htm

27 Chapter 5 – Input/Output and system bus Fundamental of Computer Architecture Typical PCI connection for PC

28 Chapter 5 – Input/Output and system bus Fundamental of Computer Architecture Single Data read : no wait state

29 Chapter 5 – Input/Output and system bus Fundamental of Computer Architecture Single Data read : 1 wait state

30 Chapter 5 – Input/Output and system bus Fundamental of Computer Architecture Single Data read : 1 wait state

31 Chapter 5 – Input/Output and system bus Fundamental of Computer Architecture Single Data read : 1 wait state

32 Chapter 5 – Input/Output and system bus Fundamental of Computer Architecture Single Data read : 1 wait state

33 Chapter 5 – Input/Output and system bus Fundamental of Computer Architecture Single Data read : 1 wait state

34 Chapter 5 – Input/Output and system bus Fundamental of Computer Architecture Single Data read : 1 wait state

35 Chapter 5 – Input/Output and system bus Fundamental of Computer Architecture Single Data read : 1 wait state

36 Chapter 5 – Input/Output and system bus Fundamental of Computer Architecture Single Data read : 1 wait state

37 Chapter 5 – Input/Output and system bus Fundamental of Computer Architecture Burst read : no wait state

38 Chapter 5 – Input/Output and system bus Fundamental of Computer Architecture Burst read : with wait state

39 Chapter 5 – Input/Output and system bus Fundamental of Computer Architecture Single Data Write : no wait state

40 Chapter 5 – Input/Output and system bus Fundamental of Computer Architecture Single Data Write : no wait state

41 Chapter 5 – Input/Output and system bus Fundamental of Computer Architecture Single Data Write : no wait state

42 Chapter 5 – Input/Output and system bus Fundamental of Computer Architecture Single Data write : no wait state

43 Chapter 5 – Input/Output and system bus Fundamental of Computer Architecture Single Data write : no wait state

44 Chapter 5 – Input/Output and system bus Fundamental of Computer Architecture Single Data write : no wait state

45 Chapter 5 – Input/Output and system bus Fundamental of Computer Architecture Single Data write : no wait state

46 Chapter 5 – Input/Output and system bus Fundamental of Computer Architecture Single data write : no wait state

47 Chapter 5 – Input/Output and system bus Fundamental of Computer Architecture Burst write : no wait state

48 Chapter 5 – Input/Output and system bus Fundamental of Computer Architecture Burst write : with wait state

49 Chapter 5 – Input/Output and system bus Fundamental of Computer Architecture Serial port Interfacing  RS-232C standard – defined by EIA  Full duplex  Widely Used in PC From

50 Chapter 5 – Input/Output and system bus Fundamental of Computer Architecture UART: Universal Asynchronous receiver/transmitter

51 Chapter 5 – Input/Output and system bus Fundamental of Computer Architecture Parallel-to-serial conversion

52 Chapter 5 – Input/Output and system bus Fundamental of Computer Architecture Asynchronous Serial data communication

53 Chapter 5 – Input/Output and system bus Fundamental of Computer Architecture Parallel port interfacing : Keyboard

54 Chapter 5 – Input/Output and system bus Fundamental of Computer Architecture Parallel port interfacing : Printer

55 Chapter 5 – Input/Output and system bus Fundamental of Computer Architecture PC I/O Example From

56 Chapter 5 – Input/Output and system bus Fundamental of Computer Architecture PC I/O example From

57 Chapter 5 – Input/Output and system bus Fundamental of Computer Architecture

58 Chapter 5 – Input/Output and system bus Fundamental of Computer Architecture USB  Plug and Play capability  Speed from 1.5 Mbps to 12 Mbps(480 Mbps in USB 2.0)  Hot Swap capability  Low cost  Up to 127 devices can be connected to the bus

59 Chapter 5 – Input/Output and system bus Fundamental of Computer Architecture USB hub

60 Chapter 5 – Input/Output and system bus Fundamental of Computer Architecture

61 Chapter 5 – Input/Output and system bus Fundamental of Computer Architecture

62 Chapter 5 – Input/Output and system bus Fundamental of Computer Architecture

63 Chapter 5 – Input/Output and system bus Fundamental of Computer Architecture

64 Chapter 5 – Input/Output and system bus Fundamental of Computer Architecture USB vs Parallel/Serial port

65 Chapter 5 – Input/Output and system bus Fundamental of Computer Architecture จบ บทที่ 5


ดาวน์โหลด ppt Fundamental of Computer Architecture By Panyayot Chaikan 240-208 November 01, 2003.

งานนำเสนอที่คล้ายกัน


Ads by Google