งานนำเสนอกำลังจะดาวน์โหลด โปรดรอ

งานนำเสนอกำลังจะดาวน์โหลด โปรดรอ

3) หลักการทำงาน และการ ออกแบบ โครงสร้างของส่วนฮาร์ดแวร์ประกอบไปด้วย 2 ส่วนหลักได้แก่ - ส่วนวงจรขับมอเตอร์ - ส่วนวงจรควบคุม และสร้างสัญญาณ SVM PWM รูปที่

งานนำเสนอที่คล้ายกัน


งานนำเสนอเรื่อง: "3) หลักการทำงาน และการ ออกแบบ โครงสร้างของส่วนฮาร์ดแวร์ประกอบไปด้วย 2 ส่วนหลักได้แก่ - ส่วนวงจรขับมอเตอร์ - ส่วนวงจรควบคุม และสร้างสัญญาณ SVM PWM รูปที่"— ใบสำเนางานนำเสนอ:

1 3) หลักการทำงาน และการ ออกแบบ โครงสร้างของส่วนฮาร์ดแวร์ประกอบไปด้วย 2 ส่วนหลักได้แก่ - ส่วนวงจรขับมอเตอร์ - ส่วนวงจรควบคุม และสร้างสัญญาณ SVM PWM รูปที่ 3.1 บล็อกไดอะแกรมของอินเวอร์เตอร์ SVM PWM

2 3.1 การออกแบบวงจรภาคขับสวิตช์ IGBT รูปที่ 3.2 วงจรภาคขับสวิตช์ IGBT

3 3.2 การออกแบบวงจรแปลงแรงดัน และ ป้องกันการลัดวงจรของสวิตช์ รูปที่ 3.3 วงจรแปลงระดับ แรงดัน

4 3.2 การออกแบบวงจรแปลงแรงดัน และ ป้องกันการลัดวงจรของสวิตช์ รูปที่ 3.3 วงจรป้องกันการลัดวงจรของสวิตช์

5 3.3 การออกแบบวงจรทวีแรงดัน รูปที่ 3.4 วงจรเร็กติไฟเออร์และ ทวีแรงดัน

6 วงจรรวมชุดขับสัญญาณ รูปที่ 3.5 วงจรรวมชุดขับของอินเวอร์เตอร์ที่ใช้ในการทดลอง

7 3.4 การออกแบบไมโครคอนโทรลเลอร์ เพื่อรับค่าพารามิเตอร์ รูปที่ 3.6 บล็อกไดอะแกรมส่วนรับ - ส่งค่าพารามิเตอร์เพื่อส่งให้ FPGA

8 3.4 การออกแบบไมโครคอนโทรลเลอร์ เพื่อรับค่าพารามิเตอร์ รูปที่ 3.7 วงจรไมโครคอนโทรลเลอร์ AT89C51

9 3.5 การออกแบบส่วน FPGA  การออกแบบ FPGA เพื่อทำหน้าที่สร้าง สัญญาณ PWM เพื่อใช้ควบคุมชุดขับ IGBT โดยจะมีการสร้างสัญญาณทั้งหมด 6 เส้น คือ และใช้เป็นพอร์ทสำหรับการรับค่าอินพุทจาก ไมโครคอนโทรลเลอร์ MSC-51 จำนวน 14 พอร์ท และใช้เป็นส่วนของสัญญาณ PWM ที่ สร้างออกมาเพื่อขับ IGBT จำนวน 6 พอร์ทโดย ในส่วนนี้ได้เลือกใช้งานอุปกรณ์ FPGA ของ XILINX SPATAN II XC2S1000

10 3.5 การออกแบบส่วน FPGA  แสดงคุณสมบัติของ Spartan-II FPGA XC2S100  Logic cell = 2700 cells  System Gates(Logic and RAM) =  CLB Array(R xC) = 20x30  Total CLBs = 600  Maximum Available User I/O = 176  Total Distributed RAM Bits =  Total Block Bits = 40K  Clock frequency operate Up to 200MHz

11 3.5 การออกแบบส่วน FPGA รูปที่ 3.8 แสดงบล็อกไดอะแกรมโครงสร้างภายใน

12 3.5 การออกแบบส่วน FPGA รูปที่ 3.9 บอร์ดอเนกประสงค์ที่ใช้สร้างสัญญาณ PWM

13 3.5 การออกแบบส่วน FPGA รูปที่ 3.10 วงจรรวมของบอร์ดอเนกประสงค์

14 4) การออกแบบโปรแกรม  4.1 การออกแบบส่วนไมโครคอนโทรลเลอร์ ส่งค่าพารามิเตอร์ให้ FPGA รูปที่ 4.1 บล็อกไดอะแกรมส่วนรับ - ส่งค่าพารามิเตอร์เพื่อส่งให้ FPGA

15 4.1 การออกแบบส่วน ไมโครคอนโทรลเลอร์ ตารางที่ 4.1 กำหนดตัวแปรที่แสดงบนจอแอลซีดี และช่วงค่าพารามิเตอร์ ตัวแปรใน MCS-51 ตัวแปรใน FPGA ค่าช่วงตัวแปร ที่ MCS-51 ส่ง ให้ FPGA ความหมายตัว แปร MM_index ดรรชนีการมอดู เลต SStep ความถี่มอเตอร์ Ppshift0-359 เฟสชิป TT ความถี่การสวิตช์ Ddtime1-100Dead time

16 4.1 การออกแบบส่วน ไมโครคอนโทรลเลอร์ ตารางที่ 4.2 ตัวแปรเทียบกับค่า เลขฐานสอง ตัวแปรค่า M_index000 Step001 Pshift010 T011 dtime100

17 4.1 การออกแบบส่วน ไมโครคอนโทรลเลอร์

18 4.2 การออกแบบสัญญาณ SVM PWM ของ FPGA รูปที่ 4.8 ฟังก์ชั่นบล็อคในการออกแบบระบบ 3 เฟส

19 4.2 การออกแบบสัญญาณ SVM PWM ของ FPGA รูปที่ 4.8 ฟังก์ชั่นบล็อคในการ ออกแบบระบบ 1 เฟส

20 4.2 การออกแบบสัญญาณ SVM PWM ของ FPGA T = ระยะเวลาการสุ่ม T = ระยะเวลาการสุ่ม = สัญญาณนาฬิกาของ FPGA = ความถี่การสวิตช์ = ความถี่มูลฐานของไฟฟ้าสลับ = ความละเอียดของ ROM = 512 ระดับ (9 Bit) STEP = Memory incremental step STEP = Memory incremental step


ดาวน์โหลด ppt 3) หลักการทำงาน และการ ออกแบบ โครงสร้างของส่วนฮาร์ดแวร์ประกอบไปด้วย 2 ส่วนหลักได้แก่ - ส่วนวงจรขับมอเตอร์ - ส่วนวงจรควบคุม และสร้างสัญญาณ SVM PWM รูปที่

งานนำเสนอที่คล้ายกัน


Ads by Google